[发明专利]用于产生具有任意宽度的高分辨率脉冲的定时发生器

权利要求书

1.一种用于产生定时信号的定时发生器，该定时发生器包括：

粗延迟电路，被配置为从参考定时信号产生粗延迟上升沿信号和粗延迟下降沿信号；

精细延迟电路，被配置为从所述粗延迟上升沿信号产生精细延迟上升沿信号，并且从所述粗延迟下降沿信号产生精细延迟下降沿信号；

边缘组合器，被配置为基于所述精细延迟上升沿信号和所述精细延迟下降沿信号产生所述定时信号；和

掩蔽电路，被配置为产生上升沿掩蔽信号和下降沿掩蔽信号，用于控制何时产生所述定时信号的上升沿和下降沿。

2.根据权利要求1所述的定时发生器，其中所述精细延迟电路包括：

精细延迟上升沿电路，被配置为将粗延迟上升沿信号的边沿移位上升沿精细延迟间隔；和

精细延迟下降沿电路，被配置为将粗延迟下降沿信号的边沿移位下降沿精细延迟间隔。

3.根据权利要求1所述的定时发生器，其中所述精细延迟电路具有最大精细延迟间隔，其与所述粗延迟电路的粗延迟间隔重叠。

4.根据权利要求1所述的定时发生器，其中所述精细延迟电路被配置为校准所述粗延迟电路。

5.根据权利要求1所述的定时发生器，其中：

所述精细延迟上升沿电路包括至少两个串联的精细延迟级，其中每个精细延迟级包括：

第一延迟路径，用于将所述粗延迟上升沿信号延迟精细延迟间隔，

第二延迟路径，用于传递所述粗延迟上升沿信号而没有任何故意延迟，和

选择电路，用于为所述粗延迟上升沿信号选择所述第一延迟路径或所述第二延迟路径；和

所述精细延迟下降沿电路包括至少两个串联的精细延迟级，其中每个精细延迟级包括：

第一延迟路径，用于将所述粗延迟下降沿信号延迟精细延迟间隔，

第二延迟路径，用于传递所述粗延迟下降沿信号而没有任何故意延迟，和

选择电路，用于为所述粗延迟下降沿信号选择所述第一延迟路径或所述第二延迟路径。

6.根据权利要求5所述的定时发生器，其中所述选择电路被配置为通过设置晶体管的状态来选择所述第一延迟路径或所述第二延迟路径。

7.根据权利要求1所述的定时发生器，其中所述掩蔽电路包括：

上升沿掩蔽电路，被配置为基于所述上升沿掩蔽控制信号从精细延迟电路掩蔽粗延迟上升沿信号；和

下降沿掩蔽电路，被配置为基于所述下降沿掩蔽控制信号从精细延迟电路掩蔽粗延迟下降沿信号。

8.根据权利要求7所述的定时发生器，还包括处理器核，该处理器核被配置为使用所述参考定时信号作为处理器核时钟来生成上升沿掩蔽控制信号和下降沿掩蔽控制信号。

9.根据权利要求1所述的定时发生器，其中所述掩蔽电路被配置为控制所述参考定时信号的时钟周期，其中产生所述定时信号的脉冲的上升沿和下降沿。

10.根据权利要求1所述的定时发生器，其中所述粗延迟电路被配置为产生粗延迟控制电压，用于锁定所述粗延迟电路的粗延迟，并且另外其中所述精细延迟电路产生作为所述粗延迟控制电压的函数的精细延迟上升沿信号和精细延迟下降沿信号。

11.根据权利要求10所述的定时发生器，其中所述粗延迟电路包括：

基于延迟锁定环的相位发生器，包括：延迟线，被配置为从参考定时信号产生延迟信号，每个延迟信号具有相对于所述参考定时信号延迟的相位；以及反馈控制系统，被配置为生成粗延迟控制电压用于锁定所述延迟线的粗延迟；和

选择电路，被配置为选择所述粗延迟上升沿信号的延迟信号之一和所述粗延迟下降沿信号的延迟信号之一。