[发明专利]具有动态上拉削弱写入辅助电路的存储器元件

权利要求书

1.一种集成电路，包括：

一对位线；以及

一列存储器单元，其耦合到所述一对位线，其中，所述一列存储器单元列中的每个存储器单元包括具有正电源端子的交叉耦合的反相器，并且其中，所述一列存储器单元列中的每个存储器单元的所述正电源端子仅耦合到第一上拉晶体管，所述第一上拉晶体管具有接收可调控制信号的栅极端子。

2.根据权利要求1所述的集成电路，进一步包括：

附加的一对位线；以及

附加的一列存储器单元，其耦合到所述附加的一对位线，其中，所述附加的一列存储器单元中的每个存储器单元包括具有正电源端子的交叉耦合的反相器，并且其中，所述附加的一列存储器单元列中的每个存储器单元的所述正电源端子仅耦合到第二上拉晶体管，所述第二上拉晶体管具有接收所述可调控制信号的栅极端子。

3.根据权利要求1所述的集成电路，进一步包括：

直接连接到所述第一上拉晶体管的正电源线，其中，所述第一上拉晶体管包括p沟道晶体管。

4.根据权利要求1所述的集成电路，进一步包括：

上拉削弱控制电路，其输出所述可调控制信号，其中，所述上拉削弱控制电路在读取操作期间将所述可调控制信号驱动到接地电源电平，并且在写入操作期间将所述可调控制信号暂时提升到所述接地电源电平以上。

5.根据权利要求4所述的集成电路，其中，所述上拉削弱控制电路包括串联连接的二极管连接的n沟道晶体管的链。

6.根据权利要求5所述的集成电路，其中，所述链中的每个二极管连接的n沟道晶体管具有被短路在一起的栅极端子和漏极端子。

7.根据权利要求5所述的集成电路，其中，所述上拉削弱控制电路还包括：

具有漏极端子的第一晶体管，所述漏极端子仅连接到所述链中的第一二极管连接的n沟道晶体管；以及

具有漏极端子的第二晶体管，所述漏极端子仅连接到所述链中的与所述第一二极管连接的n沟道晶体管不同的第二二极管连接的n沟道晶体管。

8.根据权利要求7所述的集成电路，进一步包括：

第一配置存储器元件，其向所述第一晶体管的栅极端子提供静态控制位；以及

第二配置存储器元件，其向所述第二晶体管的栅极端子提供静态控制位。

9.根据权利要求4所述的集成电路，其中，所述上拉削弱控制电路包括串联连接的电阻器的链。

10.根据权利要求9所述的集成电路，其中，所述上拉削弱控制电路进一步包括：

具有漏极端子的第一晶体管，所述漏极端子仅连接到所述链中的第一电阻器和第二电阻器与源极端子之间的第一中间节点；以及

具有漏极端子的第二晶体管，所述漏极端子仅连接到所述链中的所述第二电阻器和第三电阻器与源极端子之间的第二中间节点，所述源极端子被短路到所述第一晶体管的源极端子。

11.一种操作集成电路的方法，所述集成电路具有在一列存储器单元当中共享的上拉晶体管，所述方法包括：

利用上拉削弱控制电路，在读取操作期间将处于接地电源电压电平的控制信号输出到所述上拉晶体管；以及

利用所述上拉削弱控制电路，在写入操作期间暂时调整所述控制信号以使所述控制信号不同于所述接地电源电压电平。

12.根据权利要求11所述的方法，进一步包括：

产生写入跟踪信号以控制所述上拉削弱控制电路。

13.根据权利要求12所述的方法，其中，产生所述写入跟踪信号包括：使用触发器来产生写入跟踪信号。

14.根据权利要求13所述的方法，其中，使用所述触发器来产生所述写入跟踪信号包括：使用所述触发器来接收写入使能信号、时钟信号和自定时写入完成信号。