[发明专利]用于智能位线预充电的写驱动器和方法

说明书

为三发射机系统提供智能均衡技术，其中选择性地强调和弱化中间电平转换以节省功率并减少数据抖动。

A·帕雷拉和R·查巴

相关申请的交叉引用

本申请是2016年3月28日提交的美国专利申请No.15/083,055的继续申请，该美国专利申请通过援引全部纳入于此。

技术领域

本申请涉及存储器，尤其涉及用于改善动态功率的智能位线预充电。

背景

消费者要求他们的移动设备具有足够的电池寿命。但移动设备处理器的时钟速率和吞吐量也在不断增长，这加剧了电池寿命的功率要求。为了根据这些需求提供足够的电池寿命，必须从各种移动设备组件获得额外的功率节省。

影响移动设备电池寿命的一个重要因素是移动设备的嵌入式存储器的功耗。嵌入式存储器在移动设备集成电路(诸如片上系统(SOC))中占据相对大量的管芯空间。所产生的嵌入式存储器的动态功率可能是给定设备总功耗的主要部分。例如，对于嵌入式静态随机存取存储器(SRAM)中的每个写周期，常规地对相应位线对中的两条位线进行预充电。然后响应于要在写周期中写入耦合至位线对的位单元的二进制值来对位线对中的一条位线放电。位线的预充电和随后的放电显著地造成了嵌入式SRAM的动态功耗。

因此，在本领域中需要改进的SRAM架构以提供降低的动态功耗。

概述

提供写驱动器，其“智能地”对位线对中的位线预充电。对于当前写周期所产生的位线预充电被认为是智能的，因为它取决于在先前写周期中通过位线对写入位单元的先前二进制值。如果在当前写周期中通过位线对写入位单元的当前二进制值等于先前二进制值，则写驱动器在当前写周期中使位线对的预充电状态与先前写周期相比保持不变。与常规的预充电周期相比，这是非常有利的，在常规的预充电周期中，位线对中的两条位线都将在当前写周期中被预充电，使得在预充电之后必须对其中一条位线不必要地放电到接地。被放电的位线的身份取决于在当前写周期中写入相应位单元的二进制值。相反，如果该相同位线在先前写周期中被放电，则本文公开的智能预充电不会因预充电必须在当前写周期中放电的位线而浪费电荷。

对于每个写周期，写驱动器将位线驱动到预充电状态。例如，如果正在将二进制1写入耦合至位线对的位单元，则写驱动器将位线对中的真位线充电到电源电压，同时使位线对中的剩余补位线放电。因此，每条位线的预充电状态可以由二进制值表示：例如，如果真位线被充电到电源电压，则其预充电状态可以被认为是二进制1，而如果真位线被放电，则它的预充电状态可以被认为是二进制0——注意，指派什么二进制值给什么预充电状态是任意的。无论用于表示预充电状态(逻辑高或逻辑低)的惯例如何，在写驱动器的正常操作期间，真位线的预充电状态和补位线的预充电状态将始终是互补的。换言之，如果位线对中一条位线的预充电状态是二进制0，则位线对中剩余位线的预充电状态将是二进制1。在具有智能预充电的写周期中，如果当前写周期中写入的当前数据位相对于先前写周期中通过相同位线对写入的先前数据位没有改变，则在正常操作期间，先前写周期的位线对的预充电状态在当前写周期中不改变。

关于写周期，注意存储器时钟信号可以在给定的写周期中触发放电。该触发可以响应于存储器时钟信号的二进制高值或存储器时钟信号的二进制低值。不失一般性，以下讨论将假设每个写周期放电的触发是响应于存储器时钟信号的二进制高值。在每个存储器时钟周期中，正被写入的数据位具有相应的二进制值。写驱动器使用数据位的二进制值来控制位线对的预充电状态。在这方面，写驱动器包括第一晶体管开关，其耦合在提供电源电压的电源节点和真位线之间。补码当前数据位控制第一晶体管开关，使得第一晶体管开关被配置成响应于补码当前数据位为假(在逻辑高实施例中为二进制0)而闭合。第二晶体管开关耦合在真位线和接地之间，其被控制为响应于补码当前数据位为真(在逻辑高实施例中为二进制1)且补码存储器时钟信号被断言为低而闭合。