[发明专利]具有混合扩散间断隔离沟槽的金属氧化物半导体单元器件架构

说明书

一种标准单元IC包括MOS器件的pMOS区(316)中的pMOS晶体管和该MOS器件的nMOS区(318)中的nMOS晶体管。该pMOS区和该nMOS区在第一单元边缘(304a)和第二单元边缘(304b)之间延伸。该标准单元IC进一步包括位于第一单元边缘与第二单元边缘之间的内部区域中的至少一个单扩散间断(312)，其跨该pMOS区和该nMOS区延伸以将该pMOS区分隔成pMOS子区以及将该nMOS区分隔成nMOS子区。该标准单元IC包括第一单元边缘(304a)处的第一双扩散间断部分(314')和第二单元边缘(304b)处的第二双扩散间断部分(314)。

相关申请的交叉引用

本申请要求于2016年3月31日提交的题为“A METAL OXIDE SEMICONDUCTOR CELLDEVICE ARCHITECTURE WITH MIXED DIFFUSION BREAK ISOLATION TRENCHES(具有混合扩散间断隔离沟槽的金属氧化物半导体单元器件架构)”的美国临时申请S/N.62/316,403、以及于2016年9月13日提交的题为“A METAL OXIDE SEMICONDUCTOR CELL DEVICEARCHITECTURE WITH MIXED DIFFUSION BREAK ISOLATION TRENCHES(具有混合扩散间断隔离沟槽的金属氧化物半导体单元器件架构)”的美国专利申请No.15/264,560的权益，这些申请的全部内容通过援引明确纳入于此。

背景

领域

本公开一般涉及标准单元架构，尤其涉及具有混合扩散间断隔离沟槽的金属氧化物半导体(MOS)单元器件架构。

背景技术

标准单元器件是实现数字逻辑的集成电路(IC)。专用IC(ASIC)(诸如片上系统(SoC)器件)可包含数千至数百万的标准单元器件。典型的IC包括顺序地形成的层的堆叠。每一层可堆叠或覆盖在先前层上并被图案化，以形成限定晶体管(例如，场效应晶体管(FET)和/或鳍式FET(FinFET))的形状并将这些晶体管连接至电路。

扩散间断是可被用来将标准单元器件内的各晶体管区域电隔离和/或将毗邻标准单元器件彼此电隔离的工艺技术的特征。例如，扩散间断可包括形成在硅基板中的沟槽，其将标准单元器件内的各晶体管区域隔离或将毗邻的标准单元器件隔离。然而，包括扩散间断的常规标准单元器件架构常常遭受面积惩罚和/或标准单元器件输出惩罚。

相应地，对于扩散间断配置而言，存在尚未满足的既提供对面积的高效使用、又具有改善的标准单元器件输出的需求。

概述

在本公开的一方面，一种标准单元器件包括该标准单元器件的p型MOS(pMOS)区中的多个pMOS晶体管。该pMOS区在第一单元边缘和与第一单元边缘相对的第二单元边缘之间延伸。该标准单元器件进一步包括该标准单元器件的n型MOS(nMOS)区中的多个nMOS晶体管。该nMOS区在第一单元边缘和第二单元边缘之间延伸。该标准单元器件进一步包括至少一个单扩散间断，其位于第一单元边缘与第二单元边缘之间的内部区域中且跨该pMOS区和该nMOS区延伸以将该pMOS区分隔成pMOS子区以及将该nMOS区分隔成nMOS子区。该标准单元器件进一步包括在第一单元边缘处延伸的第一双扩散间断部分。该标准单元器件进一步包括在第二单元边缘处延伸的第二双扩散间断部分。

附图简述

图1是解说包括单扩散间断隔离沟槽的标准单元器件架构的平面视图的示图。

图2是解说包括双扩散间断隔离沟槽的标准单元器件架构的平面视图的示图。

图3A是解说包括混合扩散间断隔离沟槽的示例性标准单元器件架构的平面视图的示图。

图3B是解说图3A中所解说的包括混合扩散间断隔离沟槽的示例性标准单元器件架构的横截面视图的示图。