[发明专利]用于计算机系统的可重配置数据接口单元

说明书

一种片上系统，包括可重新配置的数据接口，为灵活的计算加速系统中的处理单元的执行模式准备数据流。提供了一种装置，包括：第一组行缓冲器，被配置为存储来自片上系统的存储器的多个数据块；以及字段组合电路，被配置为从每个数据块生成多个数据段。字段组合电路可重新配置，以根据多个重新配置方案生成数据段。所述装置包括：第二组行缓冲器，被配置为与字段组合电路通信，以存储用于每个数据块的多个数据段；以及切换电路，被配置为根据片上系统处理单元的执行模式从所述多个数据段生成多个数据流。

相关申请的交叉引用

本申请要求于2016年3月14日提交的、申请序列号为15/069,700、名称为“用于计算机系统的可重配置数据接口单元”的美国非临时专利申请的优先权，该申请在此通过引用如同复制一样并入本文。

背景技术

本公开涉及数字信号处理，包括用于灵活计算系统的数据组织。

诸如计算机和更专业的计算系统的电子系统的组件通常被集成到称为片上系统(SoC，system-on-chip)的单个集成电路或芯片中。SoC可能包含数字、模拟、混合信号和射频功能。SoC可以包括微控制器、微处理器或数字信号处理器(digital signal processor，DSP)内核。SoC可以附加地或替代地包括专用硬件系统，诸如专用硬件计算流水线或专用计算系统。一些SoC，称为多处理器片上系统(multiprocessor System-on-Chip，MPSoC)，包括不止一个处理器内核或处理单元。其它组件包括诸如ROM、RAM、EEPROM和闪存的存储器模块，包括振荡器和锁相环的定时源，包括计数器的外部设备，实时定时器和上电复位发生器，包括诸如USB、火线、以太网、USART、SPI、模拟接口(如模数转换器(analog-to-digitalconverter，ADC)和数模转换器(digital-to-analog converters，DAC))的行业标准的外部接口，以及电压调节器和电源管理电路。

发明内容

在一个实施例中，提供了一种装置，包括：第一组行缓冲器，被配置为存储来自片上系统的存储器的多个数据块；以及字段组合电路，被配置为生成来自每个所述数据块的多个数据段。所述字段组合电路可重新配置，以根据多个重新配置方案生成所述数据段。所述装置包括：第二组行缓冲器，被配置为与所述字段组合电路通信，以存储用于每个数据块的多个所述数据段；以及切换电路，被配置为根据所述片上系统的处理单元的执行模式，从所述多个数据段生成多个数据流。

在一个实施例中，提供了一种方法，包括从多个数据块中的每一个生成多个数据段，将每个数据块的所述多个数据段存储在一组行缓冲器中，从所述组行缓冲器中选择性地读取，以组合来自多个数据块的数据段的部分以形成多个数据流，并且基于片上系统(SoC)的处理单元的多个执行模式将所述多个数据流存储在一组输入/输出(I/O)缓冲器中。

在一个实施例中，提供了一种片上系统，包括一个或多个存储器设备，耦合到所述一个或多个存储器设备的多个总线，以及耦合到所述多个总线的多个计算系统。每个计算系统包括：处理单元，被配置为接收与所述处理单元的多个执行模式相对应的多个数据流；控制器，耦合到所述处理单元；以及可重新配置数据接口单元(reconfigurable datainterface unit，RDIU)，耦合到所述处理单元和所述多个总线。所述RDIU被配置为从所述多个总线接收与一个或多个存储器地址相关联的多个数据块。所述RDIU被配置为通过将每个所述数据块分解为多个数据段并通过根据所述处理单元的所述多个执行模式组合来自多个数据块的数据段，来生成所述多个数据流。

提供本发明内容是为了以简化的形式介绍一些概念，这些概念将在下面的具体实施方式中进一步描述。本发明内容不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用于帮助确定所要求保护的主题的范围。所要求保护的主题不限于解决背景技术中提到的任何或所有缺点的实施方式。

附图说明

图1是根据所公开技术的一个实施例的包括计算加速系统的片上系统的框图。