[发明专利]用于高速缓存无效的设备及方法

权利要求书

1.一种用于执行存储器运算的设备，其包括：

可位向量运算的存储器装置(120)，其经配置以：

将位向量长度转化为将无效的高速缓存线的数目；

生成整体无效命令，所述整体无效命令使用将无效的高速缓存线的所述数目作为自变量，且其中所述可位向量运算的存储器装置包括：

存储器单元阵列(130)；及

感测电路(250)，其经耦合到所述阵列，所述感测电路包含感测放大器(206)及计算组件(231)，所述计算组件(231)经配置以实施位向量运算作为逻辑运算，其中对为虚拟地址空间的连续部分的位向量执行所述位向量运算；及

通道控制器(143)，其经耦合到所述存储器装置且经配置以响应于接收到位向量运算请求(182)而使得整体无效命令(184)发送到高速缓存存储器系统，其中所述整体无效命令包含用于将高速缓存条目标记为无效的指令。

2.根据权利要求1所述的设备，其中所述通道控制器经配置以将所述整体无效命令发送到所述高速缓存存储器系统中的所有高速缓存级(113)。

3.根据权利要求1到2中任一权利要求所述的设备，其中所述通道控制器经配置以将所述整体无效命令发送到所述高速缓存存储器系统中的末级高速缓存LLC(113-N)且根据基于目录的高速缓存一致性协议，所述LLC进一步将所述整体无效命令发送到高速缓存存储器的另一级。

4.根据权利要求3所述的设备，其中与所述LLC相关联的无效引擎(116)经配置以进一步将所述整体无效命令发送到高速缓存存储器的另一级。

5.一种用于执行存储器运算的设备，其包括：

通道控制器(143)，其经配置以：

接收存储器中处理器PIM位向量运算请求(182)；

使得整体无效命令(184)发送到高速缓存存储器系统；

接收高速缓存无效运算已完成的确认(187)，其中所述整体无效命令包含用于将高速缓存条目标记为无效的指令；及

响应于接收到所述确认而使得存储器装置(120)执行PIM位向量运算，其中对为虚拟地址空间的连续部分的位向量执行所述PIM位向量运算。

6.根据权利要求5所述的设备，其中所述通道控制器经配置以从基础地址及与将在所述PIM位向量运算中使用的位向量相关联的长度生成所述整体无效命令。

7.根据权利要求5所述的设备，其中所述通道控制器经配置以将位向量的长度转换为与所述高速缓存存储器系统中的高速缓存线尺寸地址有关的高速缓存线(160)的数目。

8.根据权利要求5所述的设备，其中所述通道控制器经配置以使用基础地址及高速缓存线的数目作为所述整体高速缓存无效命令的自变量来生成所述整体高速缓存无效命令。

9.根据权利要求5到8中任一权利要求所述的设备，其中所述高速缓存存储器系统包括耦合到所述存储器装置的主机(110)中的末级高速缓存LLC且所述高速缓存存储器系统具有基于目录的高速缓存一致性协议。

10.一种用于执行存储器运算的设备，其包括：

通道控制器(143)，其经配置以：

接收位向量运算请求；

将整体无效命令发送到高速缓存存储器系统以腾出在所述高速缓存存储器系统中的空间而由所述位向量运算使用，其中对为虚拟地址空间的连续部分的位向量执行所述位向量运算，且其中所述整体无效命令包含用于将高速缓存条目标记为无效的指令；

在基于位向量位长度的运算与基于高速缓存线位长度的运算之间转换，其中所述位长度对应于由耦合到存储器单元阵列(130)的感测电路(150)对其执行如基于位向量的运算的多个逻辑运算的多个数据位；及

根据高速缓存一致性协议使得整体无效命令(184)发送到高速缓存存储器系统。