[发明专利]减轻存储器装置的偏置漂移的技术

说明书

示例可包括减轻存储器装置的存储器单元的偏置漂移的技术。为写操作选择与第一字线和位线所耦合的第一存储器单元。为写操作解除选择与第二字线和位线所耦合的第二存储器单元。在写操作期间将第一和第二偏置电压施加到第一字线和位线，以对第一存储器单元进行编程。在写操作期间将第三偏置电压施加到第二字线，以降低或减轻由施加到位线的第二偏置电压引起的对第二存储器单元的电压偏置，以对第一存储器单元进行编程。

技术领域

本申请要求在35 U.S.C365（c）之下的对在2016年3月31日提交的、题为“TECHNIQUES TO MITIGATE BIAS DRIFT FOR A MEMORY DEVICE”的号码为15/087,762的US申请的优先权。这些文件的全部通过引用而结合在本文中，以用于所有目的。

背景技术

存储器（例如非易失性存储器）的类型可具有通过非易失性存储器单元随时间推移而丢失存储器状态的趋势所引起的可靠性问题。存储器状态随时间推移的这种丢失可称作漂移。漂移可以是被激活过程，其可通过温度或者经过电场（例如存储器单元两端的亚阈值偏置电压）随时间推移而加速。

附图说明

图1示出示例系统。

图2示出示例第一阵列部分。

图3示出示例第一分布。

图4示出示例第二阵列部分。

图5示出示例图表。

图6示出示例第二分布。

图7示出设备的示例框图。

图8示出逻辑流程的示例。

图9示出存储介质的示例。

图10示出示例计算平台。

具体实施方式

如本公开所预期的，可使非易失性存储器单元丢失其状态的漂移可以是被激活过程，该过程经由非易失性存储器单元两端的重复亚阈值偏置电压随时间推移而加速（“偏置加速漂移”）。一种类型的非易失性存储器架构（其可包括相变存储器（PCM））可易受偏置加速漂移影响。在一些示例中，PCM可包括存储器单元，其由硫属化物相变材料（例如硫属化物玻璃）所组成。基于硫属化物的存储器单元可由偏置加速漂移引起的可能可靠性问题。例如，基于硫属化物的存储器单元的阈值电压可随着这种类型的存储器单元上的所施加的亚阈值电压的增加数量而持续增加。在一种存储器架构（其中在相同位线（B单元）或字线（A单元）上的所选存储器单元被访问的同时，解除选择的存储器单元接收亚阈值偏置电压脉冲）中，这可以发生。增加的阈值电压（Vt）可限制或减少存储器单元的读窗口容限。受限或减少的读窗口容限可由于所存储或设置的存储器单元状态具有高漂移Vt而导致更高的比特误差率。Vt漂移量可取决于偏置电压脉冲的总幅值以及施加到给定存储器单元的脉冲的数量。

操控漂移或偏置漂移的常规方式可以经由使用存储器控制器发起的读重试。读重试的意图可以是对由于偏置加速漂移而具有高Vt的存储器单元进行捕获或者阈值分割。操控偏置加速漂移的另一种方式可以是通过在存储器单元具有漂移到可用读窗口之外并且引起比特误差的Vt之前对这些存储器单元的现有地址的周期刷新。操控偏置加速漂移的这些方式两者均可不利地影响系统性能（例如带宽/时延）。对系统性能的这些不利影响对高性能存储/存储器系统可能是不可接受的。本文所述的示例可解决上述和其它难题。

图1示出示例系统100。在一些示例中，如图1所示，系统100包括存储器单元102，其可按照阵列来配置。存储器单元102可包括例如相变材料，例如但不限于硫属玻璃，其可随着由电流所产生的热量的施加而在结晶与非晶状态之间切换。相变材料的状态（例如结晶/非晶）可与一个或多个存储器单元102的逻辑值（例如1或0）对应。本公开的主题并不局限于这个方面，以及示例可包括存储器装置的其它类型的架构。