[发明专利]基于相关电子存储器元件的锁存电路

权利要求书

1.一种数据存储装置，包括：

锁存电路，所述锁存电路包括：

至少一个相关电子开关CES元件，其中，所述CES由相关电子材料CEM形成；以及

控制电路，所述控制电路耦接至所述至少一个CES元件，其中所述控制电路被配置为：

接收至少一个控制信号；并且

基于所述至少一个CES元件和所述至少一个控制信号执行存储数据和输出数据中的至少一个，其中，所述控制电路包括写入电路，所述写入电路用于：

接收输入信号；并且

至少部分地基于所接收到的输入信号将所述至少一个CES元件编程为两个阻抗状态之一以至少包括低阻抗和/或导电状态以及高阻抗和/或绝缘状态，所述写入电路包括第一晶体管、第二晶体管和第三晶体管，其中：所述第一晶体管和所述第三晶体管用于将所述至少一个CES元件耦合到电压源以将第一编程信号施加到所述至少一个CES元件，从而将所述至少一个CES元件置于所述低阻抗和/或导电状态；所述第二晶体管和所述第三晶体管用于将所述至少一个CES元件耦合到所述电压源以将第二编程信号施加到所述至少一个CES元件，从而将所述至少一个CES元件置于所述高阻抗和/或绝缘状态，

其中：

所述第一晶体管被设计为使得所述第一编程信号在所述至少一个CES元件中施加电流密度，以在所述至少一个CES元件中建立阈值电流密度条件，用于随后响应于所述第二编程信号的施加而转变到所述高阻抗和/或绝缘状态；

所述第三晶体管的源极输入被配置为接收第一电压源；

所述第一晶体管的漏极输入耦接至所述第二晶体管的漏极和所述第三晶体管的源极输入；

所述第二晶体管的栅极输入被配置为接收所述输入信号；

所述第二晶体管的漏极输入耦接至所述至少一个CES元件的第一输入；

所述第一晶体管的栅极输入被配置为接收所述输入信号；并且

所述第一晶体管的漏极输入耦接至所述CES元件的第一输入。

2.根据权利要求1所述的装置，其中，所述控制电路包括读取电路，其中所述读取电路被配置为基于所述至少一个CES元件的阻抗状态输出所存储的数据。

3.根据权利要求1或2所述的装置，其中，所述控制电路包括恢复电路，其中所述恢复电路被配置为基于所述至少一个CES元件的阻抗状态来恢复所述锁存电路的状态。

4.根据权利要求1所述的装置，其中，所述写入电路被配置为：

当所述输入信号处于第一逻辑电平时，将所述至少一个CES元件编程为所述低阻抗和/或导电状态；并且

当所述输入信号处于第二逻辑电平时，将所述至少一个CES元件编程为所述高阻抗和/或绝缘状态。

5.根据权利要求1所述的装置，其中：

所述第二晶体管当所述输入信号处于第一逻辑电平时被启用；并且

所述第一晶体管当所述输入信号处于第一逻辑电平时被禁用。

6.根据权利要求5所述的装置，其中，所述第二晶体管被配置为在被启用时引起电压降。

7.根据权利要求5或6所述的装置，其中：

所述第二晶体管当所述输入信号处于第二逻辑电平时被禁用；并且

所述第一晶体管当所述输入信号处于第二逻辑电平时被启用。

8.根据权利要求1所述的装置，其中，所述写入电路包括：

第一晶体管堆叠，被配置为当所述输入信号处于第一逻辑电平时将所述至少一个CES元件从所述两个阻抗状态之一编程为第一阻抗状态；以及

第二晶体管堆叠，被配置为当所述输入信号处于第二逻辑电平时将所述至少一个CES元件从所述两个阻抗状态之一编程为第二阻抗状态。