[发明专利]用于在模块总线和AXI总线之间转化请求的总线桥

权利要求书

1.一种用于总线桥接的方法，包括：

提供通信地耦合在至少一个模块总线（132）与至少一个高级可扩展接口（AXI）总线（162）之间的总线接口设备（110）以用于在所述模块总线与所述AXI总线之间转化总线请求，所述总线接口设备包括逻辑（114），其中所述逻辑配置成：

接收（304、354）作为模块总线协议（模块总线协议R/W请求）和AXI总线协议（AXI总线协议R/W请求）中的一个的读取/写入（R/W）请求；

缓冲（306、356）所述R/W请求以提供经缓冲的R/W请求；

如果所述经缓冲的R/W请求是所述模块总线协议R/W请求，则将所述经缓冲的R/W请求经由有限状态机FSM（230-236）转化（310）到第一AXI协议相符请求，并且如果所述经缓冲的R/W请求是所述AXI总线协议R/W请求，则将所述经缓冲的R/W请求经由有限状态机FSM（240）转化（360）到第一模块总线协议相符请求，其中所述有限状态机FSM（230-236）被实现为顺序逻辑电路并且由其状态列表和用于每一个转变的触发条件来限定；并且

将所述第一AXI协议相符请求传输（312、362）到所述AXI总线，或者将所述第一模块总线协议相符请求传输（312、362）到所述模块总线。

2.权利要求1所述的方法，其中所述AXI总线协议R/W请求包括主读取或写入请求或者从读取或写入请求中的至少一个。

3.权利要求2所述的方法，还包括：响应于所述R/W请求是所述主读取或写入请求，执行（454）所述主读取或写入请求。

4.权利要求2所述的方法，还包括：

响应于所述R/W请求是所述从读取或写入请求，确定（406）主总线读取有效或写入有效信号是否指示所述从读取或写入请求有效；以及

响应于所述从读取或写入请求有效，执行（408）所述从读取或写入请求。

5.权利要求1所述的方法，其中所述逻辑还包括以下中的至少一个：

从写入数据FSM（230）；

从读取数据FSM（232）；

主写入FSM（234）；

主读取FSM（236）；以及

模块总线接口FSM（240）。

6.权利要求1所述的方法，其中所述逻辑包括门阵列。

7.一种总线接口设备（110），包括：

处理器（112）；

与所述处理器通信的逻辑（114），所述总线接口设备通信地耦合在至少一个模块总线（132）与至少一个高级可扩展接口（AXI）总线（162）之间以用于在所述模块总线与所述AXI总线之间转化总线请求，其中所述逻辑配置成：

接收（304、354）作为模块总线协议（模块总线协议R/W请求）和AXI总线协议（AXI总线协议R/W请求）中的一个的读取/写入（R/W）请求；

缓冲（306、356）所述R/W请求以提供经缓冲的R/W请求；

如果所述经缓冲的R/W请求是所述模块总线协议R/W请求，则将所述经缓冲的R/W请求经由有限状态机FSM（230-236）转化（310）到第一AXI协议相符请求，并且如果所述经缓冲的R/W请求是所述AXI总线协议R/W请求，则将所述经缓冲的R/W请求经由有限状态机FSM（240）转化（360）到第一模块总线协议相符请求，其中所述有限状态机FSM（230-236）被实现为顺序逻辑电路并且由其状态列表和用于每一个转变的触发条件来限定；以及

将所述第一AXI协议相符请求传输（312、362）到所述AXI总线，或者将所述第一模块总线协议相符请求传输（312、362）到所述模块总线。

8.权利要求7所述的总线接口设备，其中

所述AXI总线协议R/W请求包括主读取或写入请求或者从读取或写入请求中的至少一个。

9.权利要求8所述的总线接口设备，还包括：

响应于所述R/W请求为所述主读取或写入请求，执行（454）所述主读取或写入请求。