[发明专利]用于个别地配置共享公共命令存取总线的动态随机存取存储器的系统和方法

权利要求书

1.一种用于配置个人计算设备PCD中的动态随机存取存储器DRAM的方法，所述方法包括：

提供与第一DRAM设备和第二DRAM设备通信的共享命令存取CA总线；

在所述第一DRAM设备处经由所述第一DRAM设备它自己的数据DQ总线从与所述第一DRAM设备和所述第二DRAM设备通信的片上系统SoC接收第一命令；

响应于从所述SoC接收的所述第一命令而利用所述第一DRAM设备的解码器来确定是否针对所述第一DRAM设备屏蔽模式寄存器写入MRW；

经由所述共享CA总线在所述第一DRAM设备和所述第二DRAM设备处从所述SoC接收包含配置信息的第二命令，其中，所述第二命令包括MRW；以及

响应于由所述解码器进行的所述确定，

如果所述确定是屏蔽所接收的MRW，则在所述第一DRAM设备处忽略所述第二命令，以及

如果所述确定是不屏蔽所接收的MRW，则由所述第一DRAM设备执行所述第二命令。

2.如权利要求1所述的方法，其中，所述第一DRAM设备包括DRAM存储器的第一晶片，并且所述第二DRAM设备包括所述DRAM存储器的第二晶片。

3.如权利要求2所述的方法，其中，所述第一晶片和所述第二晶片均具有8比特的输入/输出宽度。

4.如权利要求1所述的方法，其中，所述第一命令包括多用途命令MPC写入。

5.如权利要求1所述的方法，其中，利用所述第一DRAM设备的解码器来确定是否针对所述第一DRAM设备屏蔽所述MRW包括：

在所述第一DRAM设备的特有的DQ总线上在所述第一DRAM设备处接收数据；

基于所接收的数据而利用所述第一DRAM设备的所述解码器来确定屏蔽所述MRW；以及

将信号从所述解码器发送到所述第一DRAM设备的命令解码器以屏蔽所述MRW。

6.如权利要求5所述的方法，其中，在所述第一DRAM设备的所述特有的DQ总线上在所述第一DRAM设备处接收的所述数据包括DQS脉冲。

7.如权利要求5所述的方法，还包括：

在所述第二DRAM设备处从所述SoC接收所述第一命令；

响应于从所述SoC接收的所述第一命令而利用所述第二DRAM设备的第二解码器来确定是否针对所述第二DRAM设备屏蔽所述MRW；以及

响应于由所述第二解码器进行的所述确定，

如果所述确定是屏蔽所接收的MRW，则在所述第二DRAM设备处忽略所述第二命令，以及

如果所述确定是不屏蔽所接收的MRW，则由所述第二DRAM设备执行所述第二命令。

8.一种用于配置个人计算设备PCD中的动态随机存取存储器DRAM的计算机系统，所述系统包括：

片上系统SoC；

第一DRAM设备，其在第一特有的数据DQ总线上以及在共享命令存取CA总线上与所述SoC通信，所述第一DRAM设备包括第一解码器；以及

第二DRAM设备，其在第二特有的DQ总线上以及在所述共享的CA总线上与所述SoC通信，

所述第一DRAM设备被配置为：

在所述第一DRAM设备处经由所述第一DRAM设备它自己的数据DQ总线从所述SoC接收第一命令，

响应于从所述SoC接收的所述第一命令而利用所述第一解码器来确定是否针对所述第一DRAM设备屏蔽模式寄存器写入MRW，

经由所述共享CA总线从所述SoC接收包含配置信息的第二命令，其中，所述第二命令包括MRW，以及

响应于由所述第一解码器进行的所述确定，如果所述确定是屏蔽所接收的MRW，则忽略所述第二命令，以及如果所述确定是不屏蔽所接收的MRW，则执行所述第二命令。

9.如权利要求8所述的系统，其中，所述第一DRAM设备包括DRAM存储器的第一晶片，并且所述第二DRAM设备包括所述DRAM存储器的第二晶片。