[发明专利]扁平化端口桥

说明书

提供扁平化端口桥(FPB)以支持根据第一寻址方案和第二替代寻址方案的寻址。FPB包括主要侧和辅助侧，主要侧连接到根据第一寻址方案寻址的第一组设备，并且辅助侧连接到根据第二寻址方案寻址的第二组设备。对于第一组设备中的每个设备，第一寻址方案使用总线/设备/功能(BDF)地址空间中的唯一的总线编号，而对于第二组设备中的每个设备，第二总线寻址方案使用唯一的总线设备编号。

本申请要求于2016年3月4日提交的美国临时专利申请序号NO.62/303,487的权益，该临时专利申请通过引用方式整体并入本文。

技术领域

本公开涉及计算系统，并且特别地(但非排他地)涉及地址空间映射。

背景技术

外围组件互连(PCI)配置空间由采用PCI、PCI-X和快速PCI(PCIe)的系统用于执行基于PCI的设备的配置任务。基于PCI的设备具有用于设备配置寄存器的地址空间，称为配置空间，并且快速PCI针对设备引入了扩展的配置空间。配置空间寄存器通常由主处理器映射到存储器映射的输入/输出位置。设备驱动器、操作系统和诊断软件访问配置空间，并可以向配置空间寄存器读取和写入信息。

PCI本地总线相对于其他I/O架构的改进之一是其配置机制。除了正常的存储器映射和I/O端口空间外，总线上的每个设备功能都有256字节长的配置空间，通过知道设备的8位PCI总线、5位设备和3位功能编号可以寻址(通常称为BDF或B/D/F，缩写为总线/设备/功能)。这允许多达256个总线，每个总线最多32个设备，每个总线支持8个功能。单个PCI扩展卡可以作为设备进行响应，并且至少可以实现编号为零的功能。配置空间的前64个字节是标准化的；其余部分是可用规范定义的扩展和/或供应商定义的目的。

为了允许标准化配置空间的更多部分而不与现有用途冲突，可以存在在外围组件接口配置空间的高192字节内定义的能力列表。每个功能都有一个描述它的能力的字节，以及一个字节用于指向下一个能力。附加字节数取决于能力ID。如果正在使用能力，则会设置状态寄存器中的位，并提供指向链路的能力列表中第一个的指针。已经向PCIe的版本提供了类似的特征，包括扩展的配置空间，将配置空间的总大小扩展到4096字节，以及诸如PCIe扩展的能力结构。

附图说明

图1示出了包括互连架构的计算系统的实施例。

图2示出了包括分层栈的互连架构的实施例。

图3示出了要在互连架构内生成或接收的请求或分组的实施例。

图4示出了用于互连架构的发送器和接收器对的实施例。

图5示出了系统总线的表示。

图6示出了系统中的总线标识符的枚举的表示。

图7A示出了采用扁平化端口桥(FPB)的实例的系统的表示。

图7B示出了FPB的示例实现方式。

图8示出了示例FPB的详细表示。

图9示出了BDF空间和支持的粒度中的示例地址。

图10示出了FPB MEM Low机制应用于4GB以下的存储器地址空间中的地址布局以及粒度对这些地址的影响。

图11示出了包括多核处理器的计算系统的框图的实施例。

图12示出了计算系统的框图的另一实施例。

具体实施方式