[发明专利]利用断开及短路检测两者的互连监测

权利要求书

1.一种用于半导体制作过程监测的系统，所述系统至少包括：

半导体芯片；

阵列，其安置于所述半导体芯片上；

所述阵列包括多个二极管，每一二极管与包括多个垂直互连件及金属触点的堆叠相关联，所述堆叠与所述二极管串联连接形成二极管堆叠组合且每一堆叠包括金属环绕物；

多个控制机构，其用于对所述多个二极管进行寻址；

其中所述多个控制机构包括：

第一反相器，其用于将高电压或低电压施加到所述阵列中的所述二极管堆叠组合的多个列，所述第一反相器连接于每一二极管堆叠组合的第一端处，其中每一第一反相器包括接收反向逻辑信号且经配置以使馈送到用于施加相对高或低电压的装置的逻辑信号反相的反向逻辑；及

第二反相器，其用于将高电压或低电压施加到所述阵列中的所述二极管堆叠组合的多个行，所述第二反相器连接于所述二极管堆叠组合的第二端处，其中每一第二反相器包括接收经反相反向逻辑信号且经配置以使馈送到用于施加相对高或低电压的所述装置的逻辑信号反相的反向逻辑。

2.根据权利要求1所述的系统，其中：

所述二极管是通过将第一p型半导体沉积到布置于p型衬底内的n型阱中而形成；

所述半导体芯片进一步包括用于每一二极管的多个电连接，所述电连接各自通过将第二p型半导体沉积到所述p型衬底中而形成；且

所述阵列进一步包括由所述电连接、所述p型衬底、所述n型阱及所述第一p型半导体沉积构成的多个p-n-p寄生晶体管。

3.根据权利要求2所述的系统，其中所述寄生晶体管与所述二极管共用物理位置，且所述寄生晶体管与所述二极管并联连接。

4.根据权利要求2所述的系统，其中多个p型半导体区域邻近于每一所述二极管而沉积，且所述p型半导体区域连接到邻近于所述芯片的所述p型衬底中的所述二极管的晶体管的端子。

5.根据权利要求4所述的系统，其中邻近于所述阵列中的每一二极管的所述p型半导体区域被连接。

6.根据权利要求4所述的系统，其中所述p型半导体区域连接到第一电压，所述电压具有比适用于二极管与堆叠组合的列的所述高电压低的电位。

7.根据权利要求1到6中任一权利要求所述的系统，其中所述多个控制机构进一步包括用于切断电压源的连接以允许来自所述多个二极管中的未选择二极管浮动的晶体管。

8.一种用于半导体制作过程监测的半导体芯片，所述芯片至少包括：

阵列，

所述阵列包括：

多个二极管，每一二极管与包含多个垂直互连件及金属触点的堆叠相关联，

所述多个二极管中的每一者与所述相关联堆叠串联连接以形成二极管堆叠组合；

每一堆叠包括金属环绕物；及

多个控制机构，其用于对所述多个二极管进行寻址；

其中所述控制机构包括：

用于将高或低电压施加到所述阵列中的所述二极管堆叠组合的一或多个列的第一反相器，所述第一反相器连接于所述二极管堆叠组合的第一端处；

用于将高或低电压施加到所述阵列中的所述二极管堆叠组合的一或多个行的第二反相器，所述第二反相器连接于所述二极管堆叠组合的第二端处，及

可逆解码器，其用于控制所述第一反相器和所述第二反相器的极性；及

电流计，其测量通过所述二极管堆叠组合的电流。

9.根据权利要求8所述的半导体芯片，其中所述控制机构包括反相器。

10.根据权利要求8所述的半导体芯片，其进一步包括用于每一二极管的多个电连接，其中所述二极管包括所述半导体芯片内的p-n过渡区，所述p-n过渡区通过将第一p型半导体沉积到布置于p型衬底中的n型阱中而形成；

所述电连接包含将第二p型半导体沉积到所述p型衬底中；且

所述阵列进一步包括多个p-n-p寄生晶体管，所述p-n-p寄生晶体管包括所述多个电连接、所述p型衬底、所述n型阱及所述第一p型半导体沉积。