[发明专利]上电复位时间的测量方法及系统

说明书

一种上电复位时间(T(P))的测量方法及系统，涉及电路技术领域。上电复位时间(T(P))的测量方法包括：检测待测芯片的电源脚电压，将电源脚电压达到预设电压的时间点，记为第一时间点(T₁)(101，201)；检测待测芯片的预设管脚的输出信号，将预设管脚在待测芯片上电后第一次完成脉冲输出的时间点，记为第二时间点(T₂)，并将预设管脚在待测芯片上电后第二次完成脉冲输出的时间点，记为第三时间点(T₃)(102，202)；其中，第一次输出的脉冲与第二次输出的脉冲的宽度相同；根据第一时间点(T₁)、第二时间点(T₂)和第三时间点(T₃)计算得到待测芯片的上电复位时间(T(P))(103，203)；相应的上电复位时间(T(P))的测量系统能够较为准确的测量上电复位时间，提高了上电复位电路的验证效率。

技术领域

本申请涉及电路技术领域，特别涉及一种上电复位时间的测量方法及系统。

背景技术

现有的计算机和嵌入式处理器在系统启动之前，均需要将数字逻辑单元配置到合理的状态。处理器芯片接通电源时，芯片所需的工作电压是无法立即达到预设电压值的，若立即将未达到预设电压值的电压用于数字电路，往往会导致芯片中数字电路的起始状态不明。因此，需要一个上电复位(Power On Reset，简称POR)电路来引导处理器的系统进入初始状态，使处理器芯片在每次上电后都从合理的状态开始操作(即开始执行指令)；即，在处理器的时钟、外部电压逐渐趋于稳定，芯片内部寄存器数值被正确重置后，再进行操作。对于现有的上电复位电路，需要对其进行验证，确认上电复位电路能否成功的引导处理器的系统进入初始状态。

随着芯片集成度的提高，一般会将上电复位电路集成到处理器芯片中，以降低产品的成本，上电复位电路在芯片上电后开始工作。发明人发现现有技术至少存在以下技术问题：对于集成在处理器芯片内部的上电复位电路来说，由于很难获取准确的上电复位时间，在对上电复位电路进行验证时，一般会设定一最大上电复位时间以进行验证，验证时间长，导致验证效率较低。

发明内容

本申请部分实施例的目的在于提供一种上电复位时间的测量方法及系统，能够较为准确的测量上电复位时间，提高了上电复位电路的验证效率。

本申请的一个实施例提供了一种上电复位时间的测量方法，包括：检测待测芯片的电源脚电压，将电源脚电压达到预设电压的时间点，记为第一时间点；检测待测芯片的预设管脚的输出信号，将预设管脚在待测芯片上电后第一次完成脉冲输出的时间点，记为第二时间点，并将预设管脚在待测芯片上电后第二次完成脉冲输出的时间点，记为第三时间点；其中，第一次输出的脉冲与第二次输出的脉冲的宽度相同；根据第一时间点、第二时间点和第三时间点，计算得到待测芯片的上电复位时间。

本申请实施例还提供了一种上电复位时间的测量系统，包括：检测装置与计算装置；检测装置用于检测待测芯片的电源脚电压，将电源脚电压达到预设电压的时间点，记为第一时间点；检测装置还用于检测待测芯片的预设管脚的输出信号，将预设管脚在待测芯片上电后第一次完成脉冲输出的时间点，记为第二时间点，并将预设管脚在待测芯片上电后第二次完成脉冲输出的时间点，记为第三时间点；其中，第一次输出的脉冲与第二次输出的脉冲的宽度相同；计算装置用于根据第一时间点、第二时间点和第三时间点，计算得到待测芯片的上电复位时间。

本申请实施例又提供了一种上电复位时间的测量系统，包括：至少一处理器以及与至少一个处理器通信连接的存储器；存储器存储有可被至少一个处理器执行的指令，指令被至少一个处理器执行，以使至少一个处理器执行上述的上电复位时间的测量方法。