[发明专利]操作具有抹除去偏压的存储器的设备及方法

权利要求书

1.一种操作存储器的方法，其包括：

在抹除操作期间于形成一串串联连接存储器单元中的第一群组的存储器单元的沟道区域的第一半导体材料中形成第一电压电平；

当在所述第一半导体材料中形成所述第一电压电平时，在形成所述串串联连接存储器单元中的第二群组的存储器单元的沟道区域的第二半导体材料中形成小于所述第一电压电平的第二电压电平；及

当在所述第一半导体材料中形成所述第一电压电平时且当在所述第二半导体材料中形成所述第二电压电平时，将第三电压电平施加于所述第一群组的存储器单元的控制栅极且将小于所述第三电压电平的第四电压电平施加于所述第二群组的存储器单元的控制栅极。

2.根据权利要求1所述的方法，其中在所述第一半导体材料中形成所述第一电压电平且在所述第二半导体材料中形成所述第二电压电平包括：将第五电压电平施加于所述串串联连接存储器单元的第一端且将第六电压电平施加于与所述第一端对置的所述串串联连接存储器单元的第二端。

3.根据权利要求2所述的方法，其中所述第五电压电平及所述第六电压电平是相同电压电平。

4.根据权利要求2所述的方法，其中将所述第五电压电平施加于所述串串联连接存储器单元的所述第一端且将所述第六电压电平施加于所述串串联连接存储器单元的所述第二端包括：将所述第五电压电平施加于连接到所述串串联连接存储器单元的所述第一端的数据线且将所述第六电压电平施加于连接到所述串串联连接存储器单元的所述第二端的源极。

5.根据权利要求1所述的方法，其进一步包括：在形成所述串串联连接存储器单元中的第三群组的存储器单元的沟道区域的第三半导体材料中形成所述第一电压电平。

6.根据权利要求5所述的方法，其中所述第二群组的存储器单元介于所述第一群组的存储器单元与所述第三群组的存储器单元之间。

7.根据权利要求5所述的方法，其进一步包括：

当在所述第一半导体材料及所述第三半导体材料中形成所述第一电压电平时，且当在所述第二半导体材料中形成所述第二电压电平时，将所述第三电压电平施加于所述第三群组的存储器单元的控制栅极。

8.根据权利要求1所述的方法，其进一步包括：在形成所述串串联连接存储器单元中的第三群组的存储器单元的沟道区域的第三半导体材料中形成所述第二电压电平。

9.根据权利要求8所述的方法，其中所述第三群组的存储器单元直接邻接所述第二群组的存储器单元。

10.根据权利要求8所述的方法，其进一步包括：

当在所述第一半导体材料中形成所述第一电压电平时，且当在所述第二半导体材料及所述第三半导体材料中形成所述第二电压电平时，将所述第四电压电平施加于所述第三群组的存储器单元的控制栅极。

11.根据权利要求1所述的方法，其中将所述第三电压电平施加于所述第一群组的存储器单元的所述控制栅极包括：将各自介于电压电平的第一范围内的相应电压电平施加于所述第一群组的存储器单元的所述控制栅极，其中将所述第四电压电平施加于所述第二群组的存储器单元的所述控制栅极包括：将各自介于电压电平的第二范围内的相应电压电平施加于所述第二群组的存储器单元的所述控制栅极，且其中电压电平的所述第二范围的每一电压电平小于电压电平的所述第一范围的每一电压电平。