[实用新型]一种具有VCC端口的低电容瞬态电压抑制器

说明书

本实用新型提出一种具有VCC端口的低电容瞬态电压抑制器，包括衬底，衬底上具有与之类型相反的外延层，外延层上具有VCC端口与I/O端口，其中，VCC端口与I/O端口之间相互隔离；衬底为P型衬底，外延层为N型外延层，衬底的电阻率为10～50MΩ·cm，外延层的电阻率大于250Ω·cm，厚度为5～20μm。该瞬态电压抑制器的VCC和I/O之间相互隔离，不做金属互连，没有电流通路，能避免I/O与VCC之间的低压浪涌冲击，有利于减少故障，延长使用寿命。

技术领域

本实用新型涉及半导体器件，尤其涉及一种具有VCC端口的低电容瞬态电压抑制器。

背景技术

目前市场上有VCC(Volt Current Condenser，电源)端口的低电容瞬态电压抑制器(Transient Voltage Suppressor，TVS)，一般VCC端口和I/O端口是有连接的，如图1所示，是一个有2个I/O(P1和P5)和1个VCC的电路，其中VCC与I/O间是有连接的。这样的连接在应用时存在不足之处：VCC和I/O之间会有低压浪涌冲击。因此，有必要对这种TVS进行结构优化，以克服上述缺陷。

实用新型内容

本实用新型的目的是提供一种具有VCC端口的低电容瞬态电压抑制器，以避免VCC端口与I/O端口之间发生低压浪涌冲击。

本实用新型为解决其技术问题所采用的技术方案是：

一种具有VCC端口的低电容瞬态电压抑制器，包括衬底，衬底上具有与之类型相反的外延层，外延层上具有VCC端口与I/O端口，其中，VCC端口与I/O端口之间相互隔离；

衬底为P型衬底，外延层为N型外延层，衬底的电阻率为10～50MΩ·cm，外延层的电阻率大于250Ω·cm，厚度为5～20μm。

这种瞬态电压抑制器的生产工艺包括：选用P型的衬底材料，电阻率在10～50MΩ·cm左右；注入掩蔽层左右；埋层光刻，包括涂胶、曝光、显影；注入N型杂质(砷、锑或磷)，能量在40～120kev，剂量在E16数量级；去除BN光刻后保留的光刻胶；埋层推进，温度保持在900～1200℃，时间持续60min～200min；先做LPTEOS，再做LPSi₃N₄将晶圆侧边及背面保护起来，防止外延生长过程中有自掺杂；去除晶圆正面的SiO₂及Si₃N₄；外延生长，采用N型外延，电阻率大于250Ω·cm，厚度为5～20μm；注入掩蔽层左右；NPlus光刻，包括涂胶、曝光、显影过程；注入N型杂质(砷、锑或磷)，能量在40～120kev，剂量在E14数量级；去除N+光刻后保留的光刻胶；P Plus光刻，包括涂胶、曝光、显影过程；注入P型杂质硼，能量在40～100kev，剂量在E15数量级；去除P+光刻后保留的光刻胶；硬掩模淀积，1.5μm左右的PESiO₂；沟槽光刻，包括涂胶、曝光、显影过程；硬掩模刻蚀，采用干法刻蚀；去除沟槽光刻后保留的光刻胶；沟槽刻蚀，深度20μm左右；去除硬掩模；深槽填充，通常先长linear oxide左右，再长LPTEOS；P Plus推进，温度保持在900～1200℃，时间持续20min～100min；接触孔光刻，包括涂胶、曝光、显影过程；接触孔刻蚀，采用干法或者湿法；金属溅射，采用Ti/TiN+4UMAlSiCu；金属光刻，包括涂胶、曝光、显影过程；金属刻蚀，采用干法或者湿法；钝化淀积，采用USG+Si₃N₄，总厚度为1.5μm左右；钝化光刻，包括涂胶、曝光、显影过程；钝化刻蚀，采用干法刻蚀；背面研磨，研磨厚度依封装需求而定；背面金属化，金属种类及厚度依封装需求而定。

本实用新型的优点在于：

该瞬态电压抑制器的VCC和I/O之间相互隔离，不做金属互连，没有电流通路，能避免I/O与VCC之间的低压浪涌冲击，有利于减少故障，延长使用寿命。

附图说明