[实用新型]基于运算放大器的时钟扩展电路有效
| 申请号： | 201721826171.5 | 申请日： | 2017-12-25 |
| 公开（公告）号： | CN207637036U | 公开（公告）日： | 2018-07-20 |
| 发明（设计）人： | 胡继龙;黄如星 | 申请（专利权）人： | 前海联大（深圳）技术有限公司 |
| 主分类号： | G05F1/56 | 分类号： | G05F1/56 |
| 代理公司： | 深圳市鼎智专利代理事务所(普通合伙) 44411 | 代理人： | 罗雄燕 |
| 地址： | 518000 广东省深圳市*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 基准时钟源 运算放大器 分支电路 耦接 电阻 扩展电路 放大器输入阻抗 放大器 本实用新型 多个控制器 控制器电性 信号输出端 信号输入端 放大作用 负载压力 基准时钟 同步时钟 系统要求 与运算 处理器 电路 电源 | ||
1.一种基于运算放大器的时钟扩展电路，其特征在于，该电路包括: 基准时钟源（10），多个的分支电路（20），多个控制器（30），第一节点（40）；
其中，所述基准时钟源（10）分别与多个所述分支电路（20）的信号输入端耦接于第一节点（40）；
其中，所述分支电路（20）的信号输出端与控制器（30）电性耦接；
其中，所述分支电路（20）包括电阻（21），运算放大器（22）及第二节点（23）；
其中，所述电阻（21）的一端与基准时钟源（10）耦接于第一节点（40），所述电阻（21）的另一端与运算放大器（22）的同相输入端相耦接；
其中，所述运算放大器（22）的反相输入端与控制器（30）耦接于第二节点（23）；所述运算放大器（22）的输出端与控制器（30）耦接于第二节点（23）。
2.如权利要求1所述的基于运算放大器的时钟扩展电路，其特征在于，
所述基准时钟源（10）为铯原子钟组为基准指标同步的时钟。
3.如权利要求1所述的基于运算放大器的时钟扩展电路，其特征在于，
所述基准时钟源（10）为美国卫星全球定位系统基准指标同步的时钟。
4.如权利要求3所述的基于运算放大器的时钟扩展电路，其特征在于，
所述控制器（30）为包括一个微处理器在内的电路。
5.如权利要求1所述的基于运算放大器的时钟扩展电路，其特征在于，
所述控制器（30）为包括至少一个单片机在内的电路。
6.如权利要求1所述的基于运算放大器的时钟扩展电路，其特征在于，
所述控制器（30）为多种电路或者芯片的组合形式。
7.如权利要求1所述的基于运算放大器的时钟扩展电路，其特征在于，
所述电阻（21）为限流电阻。
8.如权利要求1所述的基于运算放大器的时钟扩展电路，其特征在于，
所述运算放大器（22）为高阻型集成运算放大器。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于前海联大（深圳）技术有限公司，未经前海联大（深圳）技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201721826171.5/1.html，转载请声明来源钻瓜专利网。
