[实用新型]一种集成压控振荡器

说明书

本实用新型公开集成压控振荡器，电路包括主振电路和辅助电路组成，所述主振电路由LC无源网络、至少一对PMOS和NMOS组成的有源负载组成；辅助电路由LC滤波电路以及电容调谐阵列组成；所述主振电路采用差分电路形式，所述辅助电路采用尾电流源滤波；主振电路采用差分电路形式，使电路输出波形对称，有效降低振荡器相位噪声，辅助电路采用尾电流源滤波可以大幅度降低尾电流源噪声，另外采用双电容阵列可以对频率进行粗调和细调，振荡器输出波形不仅频域宽，而且调谐线性度高。通过以上方法，可以获得一款低相位噪声、宽频域的振荡器。该振荡器在1M的频偏下相位噪声<‑115dBc@Hz，调谐范围可达30％，可广泛用于提供优秀频率源的集成电路中。

技术领域

本实用新型涉及一种集成压控振荡器。

背景技术

振荡器是射频芯片中重要组成电路之一，多用于提供精度高的频率源中。比如锁相环，变频器，频率综合器等，其性能的好坏对芯片整体有很大的影响。衡量压控振荡器性能的主要指标是相位噪声和频域(也即调谐范围)，随着通信技术信号频率越来越高，压控振荡器的性能指标要求也越来越高。

现有的传统压控振荡器的电路结构如图1所示，它采用NMOS作为有源负载，两个可变电容C16、C17和L4构成无源网络，其中C16、 C17串联再与L4并联，有源负载由N15、N16组成，N15的栅极接N16 的漏极，N16的栅极接N15的漏极，N15、N16的源极接在一起，N15 的漏极接电感的一端，N16的漏极接电感的另一端，电源部分由N17 和VDD构成，VDD接电感的中间位置，N17漏极接N15、N16的源极， N17的栅极接固定点位VB2，N17的源极接地。这种结构相位噪声不理想，而且调谐范围窄，调谐线性度差。

综上所述，如何提供一种设计合理，适用范围广泛的集成压控振荡器成为了本领域技术人员亟待解决的问题。

发明内容

本实用新型要解决的技术问题在于，针对现有技术存在的技术问题，本实用新型提供一种结构合理的集成压控振荡器，设计合理，结构简单，适用范围广泛。

为了解决上述技术问题，本实用新型提供了一种集成压控振荡器，用于向外部提供优秀频率源电路，其特征在于，电路包括主振电路和辅助电路组成，所述主振电路由LC无源网络、至少一对PMOS和 NMOS组成的有源负载组成；辅助电路由LC滤波电路以及电容调谐阵列组成；所述主振电路采用差分电路形式，所述辅助电路采用尾电流源滤波；

所述主振电路包括C1、C2、C3、L1、L2以及N1、N2、P1、P2，所述无源网络中C1、C2串联再和电感L1并联，所述NMOS由N1和 N2两个NMOS管构成，其中N1的栅极接N2的漏极，N2的栅极接N1 的漏极，N1和N2的源极接同一个电位；所述PMOS由P1和P2构成，其中P1的栅极接P2的漏极，P2的栅极接P1的漏极，P1和P2的源极接VDD；三个子电路中P1和N1的漏极与电感和电容的一端连接在一起作为输出V01，P2和N2的漏极与电容和电感的另一端连接在一起作为输出V02；

所述辅助电路包括N4至N12和C4至C9，通过3个数字开关控制电容的大小；其中C4、C6和C8的一端接在一起，作为输出端V01； C5、C7和C9的一端接在一起，作为输出端V02，C4的另一端接N4 的漏端和N10的源端，C5的另一端接N5的漏端和N10的漏端，N4的源端接地，N5的源端接地，N4、N5和N10的栅端接在一起并与数字开关控制信号K1相连；C6的另一端接N6的漏端和N11的源端，C7 的另一端接N7的漏端和N11的漏端，N6的源端接地，N7的源端接地， N6、N7和N11的栅端接在一起并与数字开关控制信号K2相连；C8的另一端接N8的漏端和N12的源端，C9的另一端接N9的漏端和N12 的漏端，N8的源端接地，N9的源端接地，N8、N9和N12的栅端接在一起并与数字开关控制信号K3相连。

进一步的，其中C8＝C9＝2C6＝2C7＝4C4＝4C5，N10：N11：N12的宽长比为1:2:4。