[实用新型]一种像素电路和显示装置

权利要求书

1.一种像素电路，其特征在于，包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、发光二极管以及存储电容，其中：

所述第一薄膜晶体管的栅极分别与所述第二薄膜晶体管的源极、所述第三薄膜晶体管的源极以及所述存储电容的一端连接，所述第三薄膜晶体管的漏极分别与所述第五薄膜晶体管的漏极以及参考电压信号线连接，所述存储电容的另一端分别与所述第四薄膜晶体管的漏极以及所述第五薄膜晶体管的源极连接，所述第四薄膜晶体管的源极与数据信号线连接；

所述第一薄膜晶体管的源极与第一电源连接；

所述第一薄膜晶体管的漏极分别与所述第二薄膜晶体管的漏极以及所述第六薄膜晶体管的源极连接，所述第六薄膜晶体管的漏极与所述发光二极管的阳极连接，所述发光二极管的阴极与第二电源连接。

2.如权利要求1所述的像素电路，其特征在于，

所述第一电源，用于为所述第一薄膜晶体管提供电源电压；

所述发光二极管发光时电流流入所述第二电源。

3.如权利要求1所述的像素电路，其特征在于，

所述参考电压信号线用于提供参考电压，所述参考电压为负电压，并用于对所述第一薄膜晶体管的栅极以及所述存储电容的一端进行初始化；

所述数据信号线用于提供数据电压。

4.如权利要求3所述的像素电路，其特征在于，

所述第三薄膜晶体管的栅极与第一扫描线连接，所述第一扫描线用于提供第一扫描信号，所述第一扫描信号用于控制所述第三薄膜晶体管处于导通状态或截止状态；

所述第四薄膜晶体管的栅极与第二扫描线连接，所述第二扫描线用于提供第二扫描信号，所述第二扫描信号用于控制所述第四薄膜晶体管处于导通状态或截止状态；

所述第二薄膜晶体管的栅极以及所述第五薄膜晶体管的栅极与第三扫描线连接，所述第三扫描线用于提供第三扫描信号，所述第三扫描信号用于控制所述第二薄膜晶体管以及所述第五薄膜晶体管处于导通状态或截止状态；

所述第六薄膜晶体管的栅极与第一发光控制线连接，所述第一发光控制线用于提供第一发光控制信号，所述第一发光控制信号用于控制所述第六薄膜晶体管处于导通状态或截止状态。

5.如权利要求4所述的像素电路，其特征在于，

所述第一扫描信号控制所述第三薄膜晶体管处于导通状态时，所述参考电压信号线与所述第一薄膜晶体管的栅极以及所述存储电容的一端连接，所述参考电压对所述第一薄膜晶体管的栅极以及所述存储电容的一端进行初始化；

所述第二扫描信号控制所述第四薄膜晶体管处于导通状态时，所述数据信号线与所述存储电容的另一端连接，所述数据电压通过所述存储电容输入所述像素电路；

所述第三扫描信号控制所述第二薄膜晶体管以及所述第五薄膜晶体管处于导通状态时，所述第一薄膜晶体管的栅极与漏极连接，对所述第一薄膜晶体管的阈值电压进行补偿，所述参考电压信号线与所述存储电容的另一端连接，对所述存储电容的另一端进行初始化；

所述第一发光控制信号控制所述第六薄膜晶体管处于导通状态时，电流流经所述发光二极管，所述电流与所述第一电源无关。

6.如权利要求5所述的像素电路，其特征在于，所述像素电路还包括：第七薄膜晶体管，其中：

所述第七薄膜晶体管的源极与所述第一电源连接，漏极与所述第一薄膜晶体管的源极连接，栅极与第二发光控制线连接；

所述第二发光控制线用于提供第二发光控制信号，所述第二发光控制信号控制所述第七薄膜晶体管处于导通状态时，所述第一电源与所述第一薄膜晶体管的源极连接，所述第一电源向所述第一薄膜晶体管的源极施加电压。

7.如权利要求6所述的像素电路，其特征在于，所述像素电路还包括：第八薄膜晶体管，其中：

所述第八薄膜晶体管的源极与所述参考电压信号线连接，漏极与所述发光二极管的阳极连接。