[实用新型]延时调制电路和包含延时调制电路的半导体存储器

权利要求书

1.一种延时调制电路，其特征在于，包括：

信号输入控制模块，具有第一输入导入端、第二输入导入端以及输入导出端；

延时模块，具有第一延时输入端、第二延时输入端、第一延时输出端以及第二延时输出端，所述输入导出端与所述第一延时输入端连接，并且所述第二延时输入端与所述第一延时输出端连接；以及

计数模块，具有第一计数输入端、第二计数输入端以及计数输出端，所述第一计数输入端与所述第二延时输出端连接，所述第二计数输入端与所述输入导出端连接，并且所述计数输出端与所述第二输入导入端连接；

其中，所述延时模块被施加稳压调制电压。

2.如权利要求1所述的延时调制电路，其特征在于，所述延时调制电路还包括信号输出控制模块，所述信号输出控制模块具有第一输出导入端、第二输出导入端和输出导出端，并且所述第一输出导入端与所述第一输入导入端连接，所述第二输出导入端与所述输入导出端连接。

3.如权利要求1所述的延时调制电路，其特征在于，所述延时模块包括逻辑门电路和延时电路，所述逻辑门电路和延时电路串联，所述延时电路具有至少一个延时单元，且当具有多个延时单元时，多个延时单元为串联连接，串联的最后一个延时单元的输出端作为所述延时模块的输出端；

所述逻辑门电路具有第一逻辑门输入端、第二逻辑门输入端和逻辑门输出端，所述第一逻辑门输入端作为所述第一延时输入端，所述第二逻辑门输入端作为所述第二延时输入端，所述逻辑门输出端连接所述延时电路的输入端。

4.如权利要求3所述的延时调制电路，其特征在于，每个所述延时单元包括串联的阻容RC振荡电路和反相器。

5.如权利要求4所述的延时调制电路，其特征在于，所述串联的最后一个延时单元的反相器的输入端作为所述第一延时输出端连接所述第二延时输入端。

6.如权利要求4所述的延时调制电路，其特征在于，所述延时模块的稳压调制电压被施加在所述逻辑门电路以及所述反相器上。

7.如权利要求3所述的延时调制电路，其特征在于，所述逻辑门电路为与非门电路。

8.如权利要求1所述的延时调制电路，其特征在于，所述信号输入控制模块包括串联的低脉冲产生电路和RS锁存器，所述低脉冲产生电路的输入端作为所述第一输入导入端，用于接收输入信号，所述低脉冲产生电路的输出端连接所述RS锁存器的第一输入端；所述RS锁存器的第二输入端作为所述第二输入导入端，所述RS锁存器的输出端作为所述输入导出端。

9.如权利要求1所述的延时调制电路，其特征在于，所述计数模块被施加所述稳压调制电压。

10.如权利要求1或9所述的延时调制电路，其特征在于，所述稳压调制电压是由所述延时调制电路所在芯片的内部稳压电源或者由所述芯片的外部稳压电源施加的电压。

11.一种半导体存储器，其特征在于，包括如权利要求1至10中任一项所述的延时调制电路。