[实用新型]输入输出端口的眼图优化装置及其集成电路有效
申请号: | 201721288081.5 | 申请日: | 2017-09-30 |
公开(公告)号: | CN207182912U | 公开(公告)日: | 2018-04-03 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 睿力集成电路有限公司 |
主分类号: | G11C11/4099 | 分类号: | G11C11/4099;G11C11/4096;G11C29/50 |
代理公司: | 北京市铸成律师事务所11313 | 代理人: | 张臻贤,屈小春 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 输入输出 端口 优化 装置 及其 集成电路 | ||
技术领域
本实用新型涉及集成电路技术领域,尤其涉及一种输入输出端口的眼图优化装置及其集成电路。
背景技术
动态随机存取存储器(Dynamic Random Access Memory,DRAM)是最为常见的系统内存。对动态随机存取存储器的测试包括对其高速输入输出端口(Input Output,IO)的性能测试以及对输入输出特性的最优化处理。
DQ端口是动态随机存取存储器的高速输入输出端口,如图1所示为现有技术中DQ端口的电路设计,正常情况下,读操作时,输入电路30关闭,DQ端口10作为输出电路工作;写操作时,输出电路20关闭,DQ端口作为输入电路工作。
现有技术中对高速输入输出端口(包括DQ端口)的性能测试并没有较好的测试方法,因为动态随机存取存储器的工作频率较高,负载较小,而现有技术中的测试机通常很难满足。以DDR4(Double Data Rate Synchronous Dynamic Random Access Memory 4,第四代双倍速率同步动态随机存储器)为例,其最高工作频率是3.2G,那么测试机的采样频率就需要更高(≥6.4G),这无疑会增加测试机的设计要求和设计成本。另一方面,DDR4在系统中采用点对点的模式,负载很小,但是测试机的针卡(Probe Card,应用于动态随机存取存储器的晶圆测试)和插座(Socket,应用于动态随机存取存储器的芯片测试)的负载要大很多。因此,动态随机存取存储器不能有效驱动测试机,或测试机不能有效测试到动态随机存取存储器的输出信号,也就无法对输入输出端口(包括DQ端口)的性能进行有效测试。
眼图(Data Eye)是高速信号(包括高速输入输出端口的信号)在半周期内由多个随机数据叠加而成,在输入输出端口通过示波器等仪器采样数据信号而得到,以其内部所能包括的最大矩形来衡量眼图好坏,在某一固定频率下,矩形的高(Data Eye Height)和宽(Data Eye Width)越大,眼图越好。通过优化眼图可实现动态随机存取存储器输入输出特性的最优化。如果动态随机存取存储器不能有效驱动测试机,或测试机不能有效测试到动态随机存取存储器的输出信号,就无法对输入输出端口(包括DQ端口)的眼图进行优化,也就无法实现动态随机存取存储器输入输出特性的最优化。
实用新型内容
本实用新型提供一种输入输出端口的眼图优化装置及其集成电路,以至少解决现有技术中存在的以上技术问题。
作为本实用新型的一个方面,本实用新型提供一种输入输出端口的眼图优化装置,包括:顺次连接并形成回路的控制单元、输出驱动电路、输入输出端口以及输入端电路,所述控制单元和所述输入端电路还连接于参考电压,所述控制单元用于产生多组随机数据,并控制每组随机数据输入所述回路进行自测试,以获得眼图的垂直轴数据,并根据所述眼图的垂直轴数据获得所述参考电压的优化值,其中,在进行所述自测试时要历遍每一个参考电压的电压值。
在一些实施例中,所述自测试包括第一测试,所述第一测试包括:所述控制单元控制所述参考电压的电压值在所述参考电压的可输出范围内进行改变,并对每一个电压值执行第二测试;所述第二测试包括:所述控制单元发送所述随机数据至所述输出驱动电路,所述随机数据经所述输入输出端口和所述输入端电路反馈至所述控制单元,所述控制单元比较所述随机数据的反馈数据和所述随机数据的一致性,并在所述随机数据的反馈数据和所述随机数据一致时,标记第二测试通过,反之,标记第二测试不通过。
在一些实施例中,所述眼图的垂直轴数据包括眼图高度,所述参考电压的优化值为所述眼图高度的中间所对应的电压值。
在一些实施例中,所述眼图优化装置还包括输出驱动控制器,连接于所述控制单元和所述输出驱动电路之间,用于接收所述控制单元发送的参考电压的优化值,并更新所述输出驱动电路的设置参数,使所述输出驱动电路的设置参数匹配所述参考电压的优化值。
在一些实施例中,所述眼图优化装置还包括:
输入锁存器,连接于所述输入端电路和所述控制单元之间;以及,
高速振荡器,连接于所述控制单元和所述输入锁存器之间,所述高速振荡器用于产生时钟信号,所述控制单元在所述时钟信号下产生所述随机数据,并将所述随机数据在所述时钟信号下发送至所述输出驱动电路;
其中,所述输入锁存器用于锁存所述输入端电路输出的与所述随机数据同步的数据,并输出至所述控制单元,所述随机数据的反馈数据即为所述输入锁存器输出的数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司,未经睿力集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201721288081.5/2.html,转载请声明来源钻瓜专利网。