[实用新型]一种处理器芯片仿真器

说明书

技术领域

本实用新型涉及一种处理器芯片仿真器。

背景技术

处理器芯片内有用户开发的用户程序，在用户程序的编写和调试中，所使用的工具一般是仿真器。仿真器内使用包含产品处理器芯片各项功能的仿真芯片，用于模拟产品处理器芯片的工作行为，仿真芯片与仿真器其它部件(存放用户程序的程序存储器、存放数据的数据存储器，以及用户电脑上的集成开发环境等)配合实现用户程序的仿真运行和各项调试功能。

处理器芯片一般都含有片内XRAM(on-chip expanded RAM，外部随机存储器)，作为存放数据的数据存储器，可用于数据存放、缓存，以及参数传递等等。XRAM在物理特性上具有上电值随机的特性，也就是说，芯片每次重新上电后，XRAM内数据都是随机值。这一特性是处理器芯片代码设计时需要关注和考虑的，例如，代码中需要设计初始化XRAM数据缓存区、防止数据缓冲区未初始化就读取内容的代码段等，所以也需要在仿真器设计中等效实现这一功能，供用户在开发代码时对这样的代码段进行调试和测试。

现有的仿真器设计中，以仿真芯片替代产品芯片，仿真芯片内包含了与产品芯片功能、性能基本一致的XRAM模块，仿真器上电时仿真芯片内的XRAM数据是随机值，与产品芯片一致。但是，仿真器还需要模拟产品芯片反复上下电的过程，而一般考虑系统初始化时间、稳定性和使用寿命等因素，仿真器整机不会做成反复重新上下电，而是把来自外围的上下电等效为一个复位信号，具体来说，就是在发生下电/重新上电时，仿真器整体不下电/重新上电，而是检测出下电/重新上电的行为，产生一个进入/退出复位的信号给仿真芯片，控制仿真芯片进入/退出复位状态。退出复位后，仿真芯片内的程序指针、寄存器值、存储器值等需要都回到上电后的初始状态，从功能上等效实际产品芯片的上电后状态。这其中也包括仿真芯片内的XRAM区域，在重上电发生后XRAM区域内的数据需要全部变成随机值。现有仿真器的做法是，仿真芯片内的XRAM等效为双口RAM，在检测到退出复位、重新上电的信号后，仿真器产生一组随机数，并绕开芯片处理器从后台通道对仿真芯片的XRAM区域执行一遍全片写入随机数操作，从功能上等效了产品芯片重新上电后，XRAM内全部变成随机值的特性。

但是，实际产品芯片中重新上电后XRAM内数据变成随机数是XRAM的物理特性决定的，从重新上电到XRAM数据都为随机数，中间是没有额外耗时的。现有仿真器中这样的做法，虽然从功能上等效出了XRAM重新上电后数据变为随机值的功能，但是因为存在一个产生一组随机数，并通过后台通道对全XRAM重新写入随机数的过程，这一过程有一定的耗时，一般会有几十到几百微秒级(基于常规XRAM 5-20纳秒写入延时，XRAM10-100K字节大小，仿真器以60-100M速度写入)，如果处理器芯片配置中XRAM的容量大小较大、XRAM的写入时延较大、仿真器写入XRAM的操作速度较低，这个耗时也会随之增加，造成仿真器与实际产品芯片在上电性能上的明显差异，不利于用户代码的调试和测试。同时，双口RAM结构较为复杂，有两组通道可以对XRAM进行读写操作，也降低了系统的可靠性。

实用新型内容

本实用新型要解决的技术问题是提供一种处理器芯片仿真器，能真实模拟重新上电后产品芯片XRAM模块变为随机数的功能，从用户代码调试和测试角度看，复位到XRAM数据变为随机数的耗时为零，性能也与产品芯片一致。

为解决上述技术问题，本实用新型的处理器芯片仿真器，包括：复位检测模块、管理模块、仿真芯片和XRAM存储器；所述管理模块内具有随机数发生器；所述仿真芯片通过标准数据/地址总线与XRAM存储器和管理模块相连接；所述复位检测模块通过复位信号线与管理模块和仿真芯片相连接。

采用本实用新型的仿真器能够真实模拟重新上电后产品芯片XRAM模块变为随机数的功能，同时，也能针对用户代码调试和测试，等效模拟出复位到XRAM数据变为随机数耗时为零的性能，真实模拟了产品芯片的功能和性能，保证用户在仿真器上调试、测试代码的真实性和可靠性，同时，简化了系统(即XRAM存储器)实现结构，提高了系统可靠性，有助于提高代码开发效率，发现所有潜藏与性能相关的问题。

附图说明

下面结合附图和具体实施方式对本实用新型作进一步详细的说明：

图1是所述处理器芯片仿真器的结构示意图。

具体实施方式