[实用新型]一种基于深槽工艺的高压分离栅器件结构有效
申请号: | 201721121071.2 | 申请日: | 2017-09-01 |
公开(公告)号: | CN207425862U | 公开(公告)日: | 2018-05-29 |
发明(设计)人: | 薛璐;白玉明;王颖菲;张海涛 | 申请(专利权)人: | 无锡紫光微电子有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06 |
代理公司: | 无锡市大为专利商标事务所(普通合伙) 32104 | 代理人: | 曹祖良 |
地址: | 214135 江苏省无锡市新区菱*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 第一导电类型 导电类型 外延层 源极 阱区 栅极导电多晶硅 本实用新型 导电多晶硅 高压分离 器件结构 邻接 深槽 源区 导电类型阱 耐高压特性 栅氧化层 氧化层 衬底 填充 | ||
本实用新型提出一种基于深槽工艺的高压分离栅器件结构,第一导电类型外延层位于第一导电类型衬底上且邻接,第一导电类型外延层内设有沟槽,第一导电类型源区和第二导电类型第一阱区位于沟槽两侧且邻接,且第一导电类型源区设于第二导电类型第一阱区内,且沟槽内填充有源极导电多晶硅和位于其上方的栅极导电多晶硅,源极导电多晶硅的外圈设有源极氧化层,栅极导电多晶硅的两侧设有栅氧化层,其特征在于,沟槽下方设有第二导电类型第二阱区,所述第二导电类型第二阱区设于第一导电类型外延层内;本实用新型通过在沟槽下方的第一导电类型外延层内设置第二导电类型阱区,能有效提高器件的耐高压特性,适应范围广,安全可靠。
技术领域
本发明涉及一种分离栅MOSFET器件结构,尤其一种基于深槽工艺的高压分离栅MOSFET器件结构,属于MOSFET技术领域。
背景技术
金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor,MOSFET)是一种可以广泛使用在模拟电路与数字电路的场效晶体管。目前,普通分离栅MOSFET结构为实现源极导电多晶硅(source poly)和栅极导电多晶硅(gatepoly)的隔离,使栅极导电多晶硅延伸到漂移区,并在栅极和底部的漏极中间通过接地的源区达到屏蔽的作用,这种器件结构可以获得很低的栅漏电容Cgd(或者说是栅漏电荷Qgd),提高器件的工作速度,降低开关损耗,如图1所示,为现有普通分离栅MOSFET器件的剖面结构示意图;
但是对于分离栅MOS器件来说,器件的耐压能力有限,限制了分离栅器件的适用范围,因此,设计一款适用于高压器件的分离栅器件是非常必要的。
发明内容
本发明的目的在于克服现有分离栅MOSFET器件缺点的基础上,提出一种基于深槽工艺的高压分离栅MOSFET器件结构,通过在深沟槽下方的第一导电类型外延层内设置第二导电类型阱区,能有效提高器件的耐高压特性,适应范围广,安全可靠。
为实现以上技术目的,本实用新型的技术方案是:一种基于深槽工艺的高压分离栅MOSFET器件结构,包括元胞区和终端保护区,所述元胞区位于器件的中心区,所述终端保护区环绕在所述元胞区的周围,所述元胞区由若干个MOSFET器件单元体并联而成,所述MOSFET器件单元体包括半导体基板,所述半导体基板具有两个相对应的主面,两个主面包括第一主面以及与第一主面相对应的第二主面,第一主面与第二主面间包括第一导电类型外延层与第一导电类型衬底,所述第一导电类型衬底位于第一导电类型外延层的下方且邻接,所述第一主面为第一导电类型外延层的上表面,所述第二主面为第一导电类型衬底的下表面,所述第一导电类型外延层表面设有第二导电类型第一阱区,所述第二导电类型第一阱区内设有若干个均匀分布的沟槽,所述沟槽从第二导电类型第一阱区的表面沿着第一主面指向第二主面的方向延伸到第一导电类型外延层内,且沟槽内填充有源极导电多晶硅和栅极导电多晶硅,所述栅极导电多晶硅位于源极导电多晶硅的上方,且所述源极导电多晶硅的外圈设有源极氧化层,所述栅极导电多晶硅的两侧设有栅氧化层,所述第二导电类型第一阱区内设有两个第一导电类型源区,所述第一导电类型源区与沟槽邻接,所述半导体基板的第一主面上设有绝缘介质层,所述绝缘介质层内设有接触孔,所述绝缘介质层上设有源极金属,所述源极金属通过接触孔与第二导电类型第一阱区及第一导电类型源区欧姆接触,所述源极金属与源极导电多晶硅电连接,其特征在于,所述沟槽下方设有第二导电类型第二阱区,所述第二导电类型第二阱区设于第一导电类型外延层内。
进一步地,所述第二导电类型第二阱区的深度为10~30μm,宽度为0.5~5μm。
进一步地,所述第二导电类型第二阱区是浮空的,不需要接金属。
进一步地,所述源极金属和栅极导电多晶硅之间通过绝缘介质层隔开,所述栅极导电多晶硅与栅极金属电连接,所述栅极金属设置在绝缘介质层上。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡紫光微电子有限公司,未经无锡紫光微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201721121071.2/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类