[实用新型]时间数字转换器

说明书

技术领域

本实用新型涉及集成电路设计领域，尤其涉及其中的时间数字转换器。

背景技术

时间数字转换器(Time-to-Digital Converter，TDC)是一种将时间间隔转换为数字量输出的器件，一定程度上类似于模拟数字转换器(Analog-to-Digital Converter，ADC)，只不过ADC转换的是电压或者电流，而TDC转换的是时间间隔。

如图1所示为现有技术中的时间数字转换器的结构图，图2为现有技术中的时间数字转换器的时序图。待测时间间隔为Start1信号和Start2信号之间的时间Tin，时间余量Residue的定义为时钟信号的最后一个上升沿到输入间隔信号的结束。由于Start2信号的时间无法预测，即时间余量的开始无法预测，所以时钟信号CLK每上升一次，都需要对此时的时间标记一次，并以此作为时间余量的开始进行存储，直到Start2信号到来，多工器会选择正确的时间余量输出给FTDC(Fine-TDC，精转换TDC)，因此需要多个时间余量的存储路径(时间余量1、时间余量2、……、时间余量N)，这样就会增加芯片面积，降低转换速度。

实用新型内容

有鉴于此，本实用新型提供了一种时间数字转换器，以至少解决以上现有技术中的技术问题。

本实用新型的时间数字转换器，包括：

时间数字转换单元，用于对第一输入或第二输入进行数字转换，所述第一输入为时间间隔；

时间余量提取单元，连接于所述时间数字转换单元，用于提取所述时间数字转换单元中紧接在所述时间间隔后且小于时钟周期而未被转换的时间余量，所述时间余量为从所述时间间隔的结束到此后时钟信号的第一次上升；及

时间放大器，连接于所述时间余量提取单元与所述时间数字转换单元之间，用于对所述时间余量进行线性放大，所述时间余量的放大信号作为第二输入反馈输入所述时间数字转换单元并使其匹配于所述时钟周期。

进一步地，所述时间数字转换器还包括重序输出结果单元，连接于所述时间数字转换单元的输出端，用于计算并输出时间间隔的转换结果，计算公式为：

其中，所述第一转换结果为所述时间数字转换单元对所述第一输入进行数字转换所得到的转换结果；所述第二转换结果为所述时间数字转换单元对所述第二输入进行数字转换所得到的转换结果；N为所述时间余量的放大倍数。

进一步地，所述时间数字转换器还包括自动开关单元，所述自动开关单元的输入端包括所述第一输入和所述第二输入，所述自动开关单元的输出端连接于所述时间数字转换单元，用于控制所述时间数字转换单元的输入者为第一输入或第二输入。

进一步地，所述的时间数字转换单元包括计数器，所述时钟信号每上升一次，所述计数器计数一次。

本实用新型采用上述技术方案，具有如下优点：

由于时间余量的开始和结束都是可预测的，因此只需要一个时间余量的存储路径，节省了电路占用面积，放大后的时间余量反馈到原始时间数字转换单元，因此，只需要一个时间数字转换单元即可实现数字转换，进一步节省电路占用面积，减小芯片面积。在进行循环过程时，数字转换过程和时间余量产生可以同时进行，可以节省大量的转换时间。

上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本实用新型进一步的方面、实施方式和特征将会是容易明白的。

附图说明

在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本实用新型公开的一些实施方式，而不应将其视为是对本实用新型范围的限制。

图1为现有技术中时间数字转换器的结构图。

图2为现有技术中时间余量的时序图。

图3为本实用新型的时间余量的时序图。

图4为本实用新型的时间余量提取单元的电路图。

图5为本实用新型的时间数字转换器的结构图。

图6为本实用新型的时间数字转换器的时序图。

图7为本实用新型的时间数字转换器的电路图。

图8为本实用新型的时间数字转换器的开关单元电路图。

具体实施方式