[实用新型]一种高压断路器测试系统校验的时间基准装置及校验系统

说明书

技术领域

本实用新型涉及高压断路器机械特性监测系统性能指标校验技术领域，特别涉及一种高压断路器测试系统校验的时间基准装置及校验系统。

背景技术

高压断路器机械特性监测是电力系统安全运行的重要保障，监测系统的性能指标能否达到设计要求至关重要，目前国内外，高压断路器校验的时间基准装置，主要采用继电器的分合、微处理输出IO(输出输入)口的高低电平等方式，进行模拟断路器断口的分合闸状态。该方式存在多种问题，难以满足精确校验和量值传递的要求。

使用继电器的分合模拟高压断路器分合闸状态的方式，进行高压断路器机械特性监测系统性能检测时，在检测过程中需使用频率计数器、示波器等测试仪器，同时测量继电器的分合状态和时间，通过比对的方式校验断路器监测系统是否合格，该方式存在接线繁琐，检测过程复杂，对检测人员要求高等问题。

使用微处理输出IO(输出输入端口)口的高低电平等方式，进行高压断路器机械特性监测系统性能检测时，由于微处理器输出IO(输出输入端口)口的高低电平变化，是由运行在处理器内部的程序驱动的；在检测过程中，微处理在接收到触发信号后，会把当前运行变量压栈内存中、然后进入中断服务子程序，再改变微处理器IO(输出输入端口)口的高低电平。微处理器压栈、进中断，这样就存在所谓的程序延时，该延时一般在几个微秒之间变化。而国标要求断路器监测系统检测分辨率是0.1ms，可见几个微秒的延时误差，足以影响到断路器监测系统检测校准精度。

实用新型内容

发明目的：针对现有技术的不足，本实用新型目的在于提供一种高压断路器测试系统校验的时间基准装置及校验系统，满足高压断路器机械特性监测系统性能指标校验的精度、准确度要求。

技术方案：为实现上发明目的，本实用新型采用如下技术方案：

一种高压断路器测试系统校验的时间基准装置，包括微处理器、可编程逻辑器件、随机存储器、触发电路和多路断口分合闸模拟电路；所述微处理器与所述可编程逻辑器件相连，所述可编程逻辑器件与所述随机存储器相连；所述可编程逻辑器件通过IO口与所述断口分合闸模拟电路输入接口，以及与触发电路输出接口相连，接收来自触发电路的触发信号，并输出控制模拟断路器分合闸状态的高低电平信号至每一路断口分合闸模拟电路。

作为优选，每一路断口分合闸模拟电路包括一个电阻和一个三极管，电阻一端与可编程逻辑器件的一个IO口相连，另一端连接三极管的基极，三极管的发射极接地，集电极为输出端。

作为优选，所述时间基准装置设有12路断口分合闸模拟电路。

作为优选，所述微处理器采用STM32F103VET6。

作为优选，所述可编程逻辑器件采用EPM570T100C5N。

作为优选，所述随机存储器采用IS61LV25616BLL-10TLI。

作为优选，所述触发电路包括光耦隔离芯片、第一电阻和第二电阻；第一电阻与光耦隔离芯片的第二管脚相连，光耦隔离芯片的第六管脚为触发信号输出端，且并联第二电阻，第二电阻另一端接电源正极；光耦隔离芯片的第七管脚和第八管脚并联后接电源正极；光耦隔离芯片的第五管脚接地。

作为优选，所述光耦隔离芯片采用6N137。

一种高压断路器测试系统的校验系统，包括所述高压断路器测试系统校验的时间基准装置，PC机和高压断路器测试系统，所述时间基准装置与PC机相连，所述时间基准装置设有触发电路接线端子和多个断口分合闸模拟电路接线端子，所述触发电路接线端子与高压断路器测试系统的合分闸电压输出端子相连，所述断口分合闸模拟电路接线端子与高压断路器测试系统的断口检测端子相连。

作为优选，所述PC机通过USB接口与时间基准装置的微处理器相连。

有益效果：本实用新型采用可编程逻辑器件控制输出产生模拟断路器合分的标准的导通与截止时间。由于可编程逻辑器件是通过修改具有固定内连电路的逻辑功能实现编程,在编程完毕后，所有的操作均是基于纯硬件门电路完成的，不存在软件延时。在信号触发前，可编程逻辑器件就可以从随机存储器中读取待要输出的断口状态，在收到触发信号时，可编程逻辑器件立即把断口状态输出给断口分合闸模拟电路，基准时间能够精确到1us，完全满足高压断路器机械特性监测系统性能指标校验的要求。采用微处理器和可编程逻辑器件的组合模式，可以基于灵活的高级语言编程实现较为复杂的软件逻辑，例如可以实现多种弹跳频率的设计，能够很好的检测出测试仪器对断口动态测量的准确性。

附图说明