[实用新型]多次可擦写的单层多晶硅非挥发性存储器

说明书

技术领域

本实用新型涉及集成电路领域，尤其涉及多次可擦写的单层多晶硅非挥发性存储器。

背景技术

在非挥发性存储器领域，有许多不同类型的工艺、电路以及结构，而大多数的非易失性存储器，包括传统的EEPROM和Flash技术在制造过程中需要在标准CMOS工艺的基础上增加许多掩膜层次，尤其需要增加一个多晶硅浮栅层，用于保存电荷来实现数据的储存，从而增加了存储器的复杂度和成本，在许多对成本敏感的应用领域无法大量推广。

实用新型内容

本实用新型的目的在于克服现有技术中存在的上述问题，提供多次可擦写的单层多晶硅非挥发性存储器，用标准CMOS工艺中唯一的多晶硅层作为浮栅层保存电荷，并且通过选择管复用的双单元结构减少单个存储器单元的器件开销，从而获得一种低成本的非易失性存储器解决方案。

为实现上述技术目的，达到上述技术效果，本实用新型是通过以下技术方案实现：

一种多次可擦写的单层多晶硅非挥发性存储器，包括存储晶体管，所述存储晶体管与阱耦合电容连接形成浮栅晶体管，阱耦合电容为P 型阱区和多晶硅层形成的电容，并且阱耦合电容所形成的电容容值大于存储晶体管的栅极电容，位线选择晶体管和位线选择晶体管为N型晶体管，具有选通功能；

浮栅晶体管的栅极连接负电压，基极连接正电压，位线选择栅接地，源极选择栅接地，源极线连接正电压，位线连接正电压，在浮栅晶体管的基极与栅极之间产生强电场，浮栅中的电子被移除，从而实现了擦除功能，同时降低了浮栅晶体管的阈值。

进一步地，具体包括第一字线、第二字线、第一位线、第二位线、位线选择线、源极选择线、第一阱耦合电容、第二阱耦合电容、第一选择管、第二选择管、第一存储晶体管、第二存储晶体管以及源极选择管，所述第一选择管的漏极、栅极以及源极分别与第一位线、位线选择线以及第一存储晶体管的漏极连接，所述第一存储晶体管的栅极与第一阱耦合电容的多晶硅层相连后形成第一浮栅，所述第一阱耦合电容的阱区与第一字线连接，所述第一存储晶体管源极与源极选择管的漏极相连；

所述第二选择管的漏极、栅极以及源极分别与第二位线、位线选择线以及第二存储晶体管的漏极相连，所述第二存储晶体管的栅极与第二阱耦合电容的多晶硅层相连后形成第二浮栅，所述第二阱耦合电容的阱区与第二字线连接，所述第二存储晶体管源极与源极选择管的漏极相连；所述源极选择管的栅极和源极分别连接源极选择线和源极线。

进一步地，所述第一选择管、第二选择管、第一存储晶体管、第二存储晶体管以及源极选择管的基极连接同一衬底。

一种多次可擦写存储方法，在进行擦除操作时，位线均置第一正电压，字线均置第一负电压，位线选择线以及源极选择线均置0，源极线和衬底均置第一正电压；

在进行写入操作时，同时只能选中一条字线，被选中的存储单元所连接的字线接第二正电压，非选中的存储单元所在的字线上施加第二负电压，在选中存储单元所在的位线上施加第二负电压或者置0V，未被选中的存储单元的位线设置为浮空，所有源极线设置为浮空，位线选择线和源极选择线上置0V。

进一步地，所述第一正电压为4V～10V，所述第一负电压为0V～ -10V，所述第二正电压为4V～10V，所述第二负电压为0V～-10V。

本实用新型的收益效果是：

此实用新型通过电子隧穿效应实现了对存储器进行擦写，在需要擦除数据时，在N型浮栅晶体管的栅极施加负电压，基极施加正电压，从而形成强电场通过隧穿效应将浮栅中的电子移除；在需要写入数据时，在N型浮栅晶体管的栅极施加正电压，导通沟道施加负电压，从而形成强电场通过隧穿效应向浮栅中注入电子；本实用新型在不增加制造工艺复杂度的条件下，实现非易失性存储功能；同时，双单元结构，相对于其他CMOS工艺的非易失性存储器，降低了存储器的占用面积，从而为业界提供了一种高性价比的存储器解决方案。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型所述双单元结构的存储器单元电路示意图；

图2为本实用新型所述双单元结构的存储器单元版图示意图；

图3为本实用新型的双单元结构的存储器单元工作电压示意图。

图中：