[实用新型]一种高速SWD协议转换接口电路

说明书

技术领域

本实用新型涉及电路领域，尤其涉及一种高速SWD协议转换接口电路。

背景技术

如今采用SWD方式调试成了越来越多系统级芯片设计公司的首选，而市场上的技术方案是使用微控制器的总线扩展器做SWD的通信引脚，使用软件控制引脚电平，模拟SWD时序。

市场上使用微控制器模拟SWD的技术方案通信速度较低，通常最高只能达到2兆赫兹的时钟频率。在实际数据通信中，由于软件模拟SWD存在时间上的开销，导致总体数据吞吐率较低，使得应用此类方案做程序调试和烧录变得比较耗时。

实用新型内容

本实用新型要解决的技术问题在于，针对相关技术中上述微控制器模拟SWD的通信引脚所带来软件开销、通信速度低、数据吞吐率低、调试和烧录耗时的缺陷，提供一种高速SWD协议转换接口电路。

本实用新型解决其技术问题所采用的技术方案是：构造一种高速SWD协议转换接口电路，其特征在于，包括电路接口、第一寄存器组、第二寄存器组、第一缓冲器、第二缓冲器以及状态机；

所述电路接口可连接外部的调试主机CPU；

所述状态机可通过管脚1、管脚2以及管脚3连接被调试的目标CPU的端口；

所述第一寄存器组的输入端连接所述电路接口，其输出端连接所述第一缓冲器，所述第一缓冲器的输出端连接所述状态机；

所述第二缓冲器的输入端连接所述状态机，其输出端连接所述第二寄存器组，所述第二寄存器组的输出端连接所述电路接口。

所述电路接口是CPU总线接口。

所述第一寄存器组是请求|写数据输出寄存器组。

所述第二寄存器组是响应|读数据寄存器组。

所述第一缓冲器是输出先进先出缓冲器。

所述第二缓冲器是输入先进先出缓冲器。

所述状态机是单线有限状态机。

所述管脚1是地线管脚，所述管脚2是串行线调试数据管脚，所述管脚3是串行线时钟管脚。

所述端口是访问端口和调试端口。

实施本实用新型的有益效果：与相关技术相比，由于本实用新型的技术方案是使用硬件描述语言设计数字电路，将SWD接口用数字电路实现，简化了SWD主机软件工作，大幅提高SWD通信速度，时钟最高达50兆赫兹，并且易于集成到现场可编程门阵列或者专用集成电路中。

附图说明

下面将结合附图及实施例对本实用新型作进一步说明，附图中：

图1是本实用新型一种高速SWD协议转换接口电路的硬件框图；

图2是本实用新型一种高速SWD协议转换接口电路的单次访问-调试端口的读访问流程图；

图3是本实用新型一种高速SWD协议转换接口电路的单次访问-调试端口的写访问流程图；

图4是本实用新型一种高速SWD协议转换接口电路的连续突发写访问-调试端口流程图；

图5是本实用新型一种高速SWD协议转换接口电路的连续突发读访问-调试端口流程图；

图6是本实用新型一种高速SWD协议转换接口电路的复位操作流程图；

具体实施方式

为了对本实用新型的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本实用新型的具体实施方式。

图1是本实用新型一种高速SWD协议转换接口电路的硬件框图。如图1所示，其包括电路接口11、第一寄存器组12、第二寄存器组13、第一缓冲器14、第二缓冲器15、状态机16；所述电路接口11可连接外部的调试主机CPU20；所述状态机16可通过管脚1、管脚2以及管脚3连接被调试的目标CPU30的端口31；所述第一寄存器组12的输入端连接所述电路接口11，其输出端连接所述第一缓冲器14，所述第一缓冲器14的输出端连接所述状态机16；所述第二缓冲器15的输入端连接所述状态机16，其输出端连接所述第二寄存器组13，所述第二寄存器组13的输出端连接所述电路接口11。所述电路接口11是CPU总线接口；所述第一寄存器组12是请求|写数据输出寄存器组；所述第二寄存器组13是响应|读数据寄存器组；所述第一缓冲器14是输出先进先出缓冲器；所述第二缓冲器15是输入先进先出缓冲器；所述状态机16是单线有限状态机；所述管脚1是地线管脚，所述管脚2是串行线调试数据管脚，所述管脚3是串行线时钟管脚；所述端口是访问端口和调试端口。

所述调试主机CPU20通过该高速SWD协议转换接口电路对所述目标CPU30的资源进行读写访问，并且调试主机CPU20无需关心SWD时序的细节，从而实现所述目标CPU30的程序烧录、在线调试等操作。