[实用新型]一种多通道共享读写SDRAM的电路装置

说明书

技术领域

本实用新型属于信号采集存储和处理技术领域，具体涉及一种多通道共享读写SDRAM的电路装置。

背景技术

目前所有的数字系统的处理，都需要挂接大容量的高速缓存器件，尤其对于异步系统的对接，为了匹配速率和进行流控，利用SDRAM存储体进行数据缓存是必不可少的。

同步动态随机存取内存（synchronous dynamic random access memory，简称SDRAM）是有一个同步接口的动态随机存取内存（dynamic random access memory，简称DRAM）。通常动态随机存取内存（DRAM）是有一个异步接口的，这样它可以随时响应控制输入的变化。而SDRAM有一个同步接口，在响应控制输入前会等待一个时钟信号，这样就能和计算机的系统总线同步。时钟被用来驱动一个有限状态机，对进入的指令进行流水线操作。这使得SDRAM与没有同步接口的异步DRAM(asynchronous DRAM)相比，可以有一个更复杂的操作模式。

对于SDRAM，由于读写物理端口是复用的，通常都要通过控制时隙对读写进行分时操作，而一般由于SDRAM存储空间大，缓存单路数据利用效率较低。

实用新型内容

本实用新型的目的是解决现有的SDRAM由于存储空间大，缓存单路数据利用效率较低的问题。

为此，本实用新型提供了一种多通道共享读写SDRAM的电路装置，包括SDRAM存储器和与SDRAM存储器连接的读写仲裁模块，所述的读写仲裁模块还分别连接着发送单元和接收单元，所述的发送单元包括多个发送通道缓存模块和与多个发送通道缓存模块连接的多通道发送仲裁模块，所述的接收单元包括多通道接收选择模块和与多通道接收选择模块连接的多个接收通道缓存模块；

所述的多个发送通道缓存模块分别连接多个发送通道，多通道发送仲裁模块连接着读写仲裁模块；

所述的多个接收通道缓存模块分别连接多个接收通道，多通道接收选择模块连接着读写仲裁模块；

所述的发送通道缓存模块和接收通道缓存模块数量相同。

所述的SDRAM存储器内部的存储空间等分为多个独立存储区域，独立存储区域的数量不少于发送通道或接收通道的数量。

所述的发送通道缓存模块和接收通道缓存模块均为缓存器；所述的多通道发送仲裁模块、多通道接收选择模块和读写仲裁模块均为PLC控制器。

所述的发送通道缓存模块和接收通道缓存模块均为20个，20个发送通道缓存模块分别连接多通道发送仲裁模块，20个接收通道缓存模块分别连接多通道接收选择模块，多通道发送仲裁模块和多通道接收选择模块分别连接读写仲裁模块。

本实用新型的有益效果：本实用新型提供的这种多通道共享读写SDRAM的电路装置，是一种针对于多通道数据共享SDRAM存储空间的应用，通过增加二级缓存和多级仲裁电路，分时分块控制，达到提升SDRAM的存储使用效率的目的。

附图说明

以下将结合附图对本实用新型做进一步详细说明。

图1是本实用新型的原理结构示意图。

附图标记说明：1、SDRAM存储器；2、读写仲裁模块；3、发送通道缓存模块；4、多通道发送仲裁模块；5、多通道接收选择模块；6、接收通道缓存模块。

具体实施方式

本实用新型提供一种多通道共享读写SDRAM的电路装置，如图1所示，包括SDRAM存储器1和与SDRAM存储器1连接的读写仲裁模块2，所述的读写仲裁模块2还分别连接着发送单元和接收单元，所述的发送单元包括多个发送通道缓存模块3和与多个发送通道缓存模块3连接的多通道发送仲裁模块4，所述的接收单元包括多通道接收选择模块5和与多通道接收选择模块5连接的多个接收通道缓存模块6；

多个发送通道缓存模块3分别连接多个发送通道，多通道发送仲裁模块4连接着读写仲裁模块2；多个接收通道缓存模块6分别连接多个接收通道，多通道接收选择模块5连接着读写仲裁模块2；

所述的发送通道缓存模块3和接收通道缓存模块6数量相同。

本实用新型给SDRAM存储器1和读写仲裁模块2两侧增加了发送单元和接收单元，在数据接收单元和发送单元各加一级缓存和仲裁选择，目的是为了提升多通道共享SDRAM存储器1的吞吐率，提升空间利用率，同时不会丢失各通道数据。