[实用新型]栅极驱动电路和发光控制驱动电路相融合的驱动电路

说明书

技术领域

本发明涉及显示器的电路，尤其是栅极驱动和发光控制驱动电路。

背景技术

因为显示屏的特点，都是逐行扫描，即同一时刻，只有一行的栅极驱动电路或者发光控制驱动电路有输出，其余无输出行的栅极驱动电路或者发光控制驱动电路均无输出。然而，同一时刻，控制栅极驱动电路或者发光控制驱动电路导通的时钟却输出至其余无输出行的栅极驱动电路或者发光控制驱动电路，由此，导致时钟的负载过大，无用功耗增加。

发明内容

为解决上述问题，本发明提供了一种栅极驱动电路和发光控制驱动电路相融合的驱动电路，所述栅极驱动电路和发光控制驱动电路相融合的驱动电路包括逻辑电路部分和驱动输出电路部分；所述逻辑电路部分包括时钟产生单元，触发信号单元、全局信号产生单元、栅极驱动电路、发光控制驱动电路；所述时钟产生单元包括栅极时钟产生单元和发光时钟产生单元，所述栅极驱动电路和发光控制驱动电路为一体式电路，组成栅极驱动与发光控制驱动一体电路。

所述栅极驱动与发光控制驱动一体电路为N行级联的栅极驱动与发光控制驱动一体电路，N为自然数；所述N行级联的栅极驱动与发光控制驱动一体电路包括发光控制驱动电路和栅极驱动电路。

所述发光控制驱动电路包括复位晶体管、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管第六晶体管、第七晶体管和第八晶体管。

复位晶体管的第一端用于连接栅极开关电平，其第三端用于输入复位信号，复位晶体管的第二端电气连接第二晶体管的第二端、第四晶体管的第二端、第五晶体管的第一端和第七晶体管的第一端。

第一晶体管的第一端连接栅极开关电平，第一晶体管的第二端电气连接第二晶体管的第一端。

第二晶体管的第二端电气连接第五晶体管的第一端，其第三端用于输入发光控制信号。

第三晶体管的第一端连接栅极开关电平，第三晶体管的第二端电气连接第四晶体管的第一端。

第四晶体管的第二端电气连接第七晶体管的第一端，其第三端用于输入发光控制信号。

第五晶体管的第二端电气连接第六晶体管的第一端，其第三端用于输入发光控制信号。

第六晶体管的第二端连接栅极开关电平。

第七晶体管的第二端电气连接第八晶体管的第一端，其第三端用于输入发光控制信号。

第八晶体管的第二端连接栅极开关电平。

所述栅极驱动电路包括第一非门、第九晶体管、第十晶体管和第十一晶体管；发光控制驱动电路的复位晶体管的第二端与第一非门的输入端电气连接，第一非门的输出端与第九晶体管的第三端电气连接，第九晶体管的第一端与第十晶体管的第一端电气连接输入时钟，第九晶体管的第二端与第十晶体管的第二端电气连接并与第十一晶体管的第二端电气连接输出栅极驱动信号，第十一晶体管的第三端与第十晶体管的第三端电气连接，第十一晶体管的第三端与第一非门的输入端电气连接，第十一晶体管的第一端连接栅极开关电平。

优选的，所述栅极驱动电路和发光控制驱动电路相融合的驱动电路还包括N行级联的限制时钟进入单元，N是自然数，所述限制时钟进入单元与栅极驱动与发光控制驱动一体电路相对应连接。

驱动第N行显示时，第N行限制时钟进入单元只允许时钟输出至第N行栅极驱动与发光控制驱动一体电路的发光控制驱动电路，第N行栅极驱动与发光控制驱动一体电路的发光控制驱动电路输出发光控制信号，只允许时钟输出至第N行栅极驱动与发光控制驱动一体电路的栅极驱动电路。

所述的栅极驱动电路和发光控制驱动电路相融合的驱动电路，所述限制时钟进入单元包括第一或非门、第二非门、第十二晶体管、第十三晶体管、第十四晶体管和第三非门。

第十三晶体管的第三端与第一或非门输出电气连接，其第一端与时钟产生单元电气连接以输入时钟，其第二端与第三非门输入端电气连接。

第十四晶体管的第三端与第二非门的输入端电气连接，其第一端与时钟产生单元电气连接以输入时钟，其第二端与第二非门输入端电气连接。

第十二晶体管的第三端与第一或非门的输出端电气连接，其第二端与第三非门输入端电气连接，第一端连接栅极开关电平。

所述第N行限制时钟进入单元的第一或非门输入第N-1行发光控制信号和第N+1行发光控制信号时，N为自然数，允许时钟输出至第N行发光控制驱动电路。

优选的，所述栅极驱动和光驱动相融合的驱动电路还包括电平转换单元，所述电平转换单元设置于逻辑电路部分和驱动输出电路部分之间，使逻辑电路部分可以设置较低的电平，驱动输出电路部分可以设置较高的电平。