[实用新型]半导体组件

说明书

技术领域

本实用新型提供一种半导体组件，更特别地是有关于一种具有良好间距及线宽的重配置层的半导体组件及其形成方法。

背景技术

随着半导体制程技术之进步，以及芯片电路功能的不断提升，伴随着通讯、网络及计算机等各式可携式(portable)产品的大幅成长以及市场需求，因此可缩小集成电路(IC)面积且具有高密度与所接脚化特性的球栅数组式(BGA)、覆晶式(Flip chip)与芯片尺寸封装(CSP,chip size package)等半导体封装技术为目前众所皆知的主流技术。

然而，由于集成电路制程日趋朝向微型化，并且强调传输速率及结构的可靠度，在发展至晶圆级芯片尺寸封装的潮流下，芯片接点之间距(pitch)势必将小于焊锡凸块的尺寸，导致相邻的焊块之间彼此接触的问题。

虽然在后续发展出了重配置层(RDL,redistribution layer)来克服上述的问题。利用重配置层形成导通线路，并重新配置至适当的位置在形成凸块下金属层(UBM,under bump metallization)，使得在相邻的焊锡凸块之间具有适当的间距。

然而，现有技术中用来作为导通线路的重配置层为铜/镍/金(Cu/Ni/Au)结构，在蚀刻之后，由于蚀刻比而造成在重配置层下方的做为凸块下金属层的铜和钛由于蚀刻选择比而产生底切(under cut)效应，使得整个重配置层下方的支撑点不足，相对来说，重配置层容易倾倒，而使整个半导体组件的结构崩溃。

实用新型内容

为了解决先前技术的缺点，本实用新型的主要目的在于提供一种具有良好间距(pitch)及线宽的重配置层的半导体组件，其中重配置层为纯铜，因此，在对重配置层于蚀刻步骤之后，在重配置层下方的凸块下金属层(UBM,Under Bump Metallurgy)的间距或线宽不会因为底切效应而缩小，仍可以给予重配置层足够的支撑力，而使得整个半导体组件具有良好的完整性及可靠度。

根据上述目的，本实用新型揭露一种半导体组件，其结构包含有:半导体晶圆，于半导体晶圆上的主动面具有多个焊垫、第一保护层覆盖在半导体晶圆的部份主动面，且将每一个焊垫的表面曝露出来、第一凸块下金属设置在部份的第一保护层上以及覆盖每一个焊垫的表面、重配置层设置在第一凸块下金属层上、第二凸块下金属层设置在部份重配置层上且将重配置层的部份表面曝露出来、第二保护层设置在半导体晶圆的部份表面上、部份的第二凸块下金属层及设置在重配置层所曝露出的部份表面上、金属导线设置在除了焊垫以外的第二凸块下金属层所曝露出的表面上，藉此，金属导线的一端透过第二凸块下金属层、重配置层及第一凸块下金属层与半导体晶圆上的焊垫电性连接，另一端可以与其他组件电性连接。

附图说明

图1是根据本实用新型所揭露的技术，表示在具有多个焊垫的半导体晶圆上形成第一凸块下金属层及第一光阻层的截面示意图；

图2是根据本实用新型所揭露的技术，表示在第一光阻层经微影蚀刻之后在第一凸块下金属层上形成重配置层的截面示意图；

图3是根据本实用新型所揭露的技术，表示将图2中残留在第一凸块下金属层上的部份第一光阻层移除之后，再将具有多个第二开口图案的第二光阻层形成在第一凸块下金属层的部份表面及设置在重配置层上的截面示意图；

图4是根据本实用新型所揭露的技术，表示对具有多个第二开口图案的第二光阻层执行第二微影制程以曝露出重配置层的部份表面的截面示意图；

图5是根据本实用新型所揭露的技术，表示以第二光阻层为光罩，在重配置层上形成第二凸块下金属层的截面示意图；

图6是根据本实用新型所揭露的技术，表示将图5中的第二光阻层予以移除曝露出第一凸块下金属层的部份表面，并对第一凸块下金属层进行蚀刻以曝出第一保护层的部份表面的截面示意图；

图7是根据本实用新型所揭露的技术，表示在图6的结构上形成第二保护层的截面示意图；

图8是根据本实用新型所揭露的技术，表示对第二保护层执行微影制程以曝露出第二凸块下金属层的部份表面的截面示意图；以及

图9是根据本实用新型所揭露的技术，表示在图8的虚线区域上形成金属导线的截面示意图。

具体实施方式