[实用新型]芯片的封装结构及印刷电路板

说明书

技术领域

本申请涉及芯片封装技术领域，尤其涉及芯片的封装结构及印刷电路板。

背景技术

芯片封装后被焊接到印刷电路板的焊盘区，焊盘区的多个焊盘用于与芯片的封装结构上的引脚进行焊接。焊盘上耦合引线，用于将芯片与其他元器件进行电路连接。提供PCIe接口的芯片的PCIe引脚用于耦合PCIe接口信号。传输PCIe接口信号的引线需要符合PCIe总线规范，以便使芯片接入符合PCIe的高频环境。由于相邻的PCIe引脚之间的空间较小，难以在印刷电路板的表面层设置接口引线，增加了制作难度和制作成本。

实用新型内容

本申请提供芯片的封装结构及印刷电路板，使PCIe引脚的接口引线设置在印刷电路板的表面层，降低了在印刷电路板上布置PCIe接口信号的引线的难度和制作成本。

为达到上述目的，根据本申请的第一方面，提供了根据本申请第一方面的第一芯片的封装结构，封装结构用于容纳芯片，并被焊接到印刷电路板的焊盘区，焊盘区包括多个焊盘，封装结构与焊盘区相邻的平面的边缘处设有PCIe引脚区；PCIe引脚区包括至少两排引脚；至少两排引脚的每一排的至少部分引脚为用于耦合PCIe接口引线的PCIe引脚；其中，至少两排引脚包括第一排引脚和第二排引脚，第一排引脚设置在封装结构的与焊盘区相邻的平面的相对于第二排引脚的外侧；第一排引脚沿第一方向排列，第二排引脚沿第一方向排列；第一排引脚上相邻的PCIe引脚之间设有第一隔离区域，设置第二排引脚上的PCIe引脚，使得经过第二排引脚上的PCIe引脚且垂直于第一方向的直线经过第一隔离区域。

根据本申请的第一方面的第一芯片的封装结构，提供了根据本申请第一方面的第二芯片的封装结构，其中，第一隔离区域设置有用于耦合电源引线或地引线的引脚。

根据本申请的第一方面的第一芯片的封装结构，提供了根据本申请第一方面的第三芯片的封装结构，其中，第一隔离区域内不设置引脚，使得在第一隔离区域处第一排引脚上相邻的PCIe引脚之间的距离大于第二排引脚上相邻的引脚之间的距离。

根据本申请的第一方面的第一至第三芯片的封装结构之一，提供了根据本申请第一方面的第四芯片的封装结构，其中，印刷电路板的焊盘区包括分别与第一隔离区域两侧的PCIe引脚焊接的两个焊盘之间的第一区域，在第一区域设置至少一条第一PCIe接口引线以耦合第二排引脚的PCIe引脚。

根据本申请的第一方面的第四芯片的封装结构，提供了根据本申请第一方面的第五芯片的封装结构，其中，PCIe引脚区还包括第三排引脚，第三排引脚的至少部分引脚为用于耦合PCIe接口引线的PCIe引脚；第三排引脚设置在封装结构的与焊盘区相邻的平面的相对于第二排引脚的内侧；在第一区域设置至少一条第二PCIe接口引线以耦合第三排引脚的PCIe引脚。

根据本申请的第一方面的第五芯片的封装结构，提供了根据本申请第一方面的第六芯片的封装结构，其中，PCIe引脚区还包括第四排引脚，第四排引脚的至少部分引脚为用于耦合PCIe接口引线的PCIe引脚；第四排引脚设置在封装结构的与焊盘区相邻的平面的相对于第一排引脚的外侧；第四排引脚上相邻的PCIe引脚之间设有第二隔离区域，经过第二隔离区域且垂直于第一方向的直线经过第一隔离区域；焊盘区设有分别与第二隔离区域两侧的引脚焊接的两个焊盘之间的第二区域；在第二区域设置至少三条PCIe接口引线以耦合第一排引脚的PCIe引脚、第二排引脚的PCIe引脚以及第三排引脚的PCIe引脚。

根据本申请的第一方面的第五芯片的封装结构，提供了根据本申请第一方面的第七芯片的封装结构，其中，PCIe引脚区还包括第四排引脚，第四排引脚的至少部分引脚为用于耦合PCIe接口引线的PCIe引脚；第四排引脚设置在封装结构的与焊盘区相邻的平面的相对于第一排引脚的外侧；第四排引脚上相邻的PCIe引脚之间设有第二隔离区域，经过第二隔离区域且垂直于第一方向的直线经过第一隔离区域；焊盘区设有分别与第二隔离区域两侧的引脚焊接的两个焊盘之间的第二区域；在第二区域设置至少第一PCIe接口引线、第二PCIe接口引线以及耦合第一排引脚的PCIe引脚的PCIe接口引线。

根据本申请的第一方面的第四芯片的封装结构，提供了根据本申请第一方面的第八芯片的封装结构，其中，第一排引脚设有多个第一隔离区域，印刷电路板的焊盘区包括多个第一区域，每个第一区域同其中一个第一隔离区域对应。

根据本申请的第一方面的第一芯片的封装结构，提供了根据本申请第一方面的第九芯片的封装结构，其中，所有的PCIe接口引线位于印刷电路板的同一层。