[实用新型]一种新型射频实验平台有效
申请号: | 201720700718.0 | 申请日: | 2017-06-16 |
公开(公告)号: | CN207199165U | 公开(公告)日: | 2018-04-06 |
发明(设计)人: | 杨艺敏;刘涛;赵中华 | 申请(专利权)人: | 桂林电子科技大学信息科技学院;桂林电子科技大学 |
主分类号: | G09B23/18 | 分类号: | G09B23/18 |
代理公司: | 桂林市华杰专利商标事务所有限责任公司45112 | 代理人: | 周雯 |
地址: | 541004 广西*** | 国省代码: | 广西;45 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 新型 射频 实验 平台 | ||
1.一种新型射频电路实验平台,其特征在于,包括电源模块,还包括分别与电源模块连接的检波模块、锁相环模块、AGC模块、基带信号模块、滤波器模块、放大器模块、衰减器模块、混频器模块和主控模块,由电源模块统一供电;滤波器模块、放大器模块、混频器模块、AGC模块和基带信号模块依次连接;放大器模块还与衰减器模块的信号输入端连接,衰减器模块信号输出端与混频器模块连接,混频器模块还与检波模块的信号输入端连接,检波模块的信号输出端与主控模块的信号输入端,主控模块信号输出端与锁相环模块信号输入端连接,主控模块信号输出端还输出射频信号,锁相环模块信号输出端与混频器模块连接,射频信号从滤波器模块的信号输入端输入,最终从基带信号模块输出基带信号,从主控模块输出射频信号。
2.根据权利要求1所述的一种新型射频电路实验平台,其特征在于,所述的锁相环模块,包括顺序连接的鉴频鉴相器、电荷泵、环路滤波器和压控振荡器,还包括分频器;分频器与鉴频鉴相器信号输入端连接,还与压控振荡器的信号输出端连接;锁相环模块采用高集成度锁相环芯片ADF5355实现,该芯片结合外部环路滤波器和外部参考频率使用时,可实现小数N分频或整数N分频锁相环(PLL)频率合成器;ADF5355芯片中的微波宽带VCO设计允许在一个射频(RF)输出实现6.8GHz至13.6GHz的工作频率,其他频率输出通过一系列分频器可实现54 MHz至6,800MHz的工作频率,满足整个平台频率范围的覆盖。
3.根据权利要求1所述的一种新型射频电路实验平台,其特征在于,所述主控模块,是基于STM32的主控模块,用于AD采集、数据转换、TFT液晶图形显示及串口通信功能。
4.根据权利要求1所述的一种新型射频电路实验平台,其特征在于,所述的检波模块,为峰值检波器、有效值检波器和均值检波器中的一种。
5.根据权利要求1所述的一种新型射频电路实验平台,其特征在于,所述基带信号模块,为数字基带器和模拟基带器中的一种;数字基带器采用FPGA产生ASK,FSK等调制解调信号;模拟基带器采用MB1504产生500MHz范围内的FM调制信号,CXA1691解调FM信号。
6.根据权利要求1所述的一种新型射频电路实验平台,其特征在于,所述滤波器模块,为无源LC滤波器、有源程控滤波器和可编程滤波器中的一种;无源LC滤波器采用8阶椭圆滤波器;有源程控滤波器采用MAX262芯片实现Q值及中心频率可调滤波器;可编程滤波器采用HMC1044LP3E芯片,该芯片具有1至3 GHz可编程带宽。
7.根据权利要求1所述的一种新型射频电路实验平台,其特征在于,所述AGC模块,包括可变增益放大器(VCA)和反馈模块;AGC模块采用AD8367芯片实现,该芯片具有500 MHz 、45dB线性dB可变增益放大器,片内集成平方律检测器用于AGC操作。
8.根据权利要求1所述的一种新型射频电路实验平台,其特征在于,所述放大器模块,包括低噪声放大器、可变增益放大器;低噪声放大器采用TQP3M9008芯片,芯片频率范围50-4000MHz,增益:20.6dB@ 1.9 GHz,噪声系数:1.3dB@1.9 GHz;可变增益放大器采用宽电压可变放大器ADL5330,工作频率范围为10 MHz至3 GHz,在60 dB范围内提供精密线性dB增益控制。
9.根据权利要求1所述的一种新型射频电路实验平台,其特征在于,所述衰减器模块,包括程控衰减器和固定衰减器中的一种;程控衰减器采用PE4302芯片实现,该芯片具有高线性度,6位数字射频步进衰减器,提供0.5 dB步至31.5 dB的衰减范围,频率范围从DC-到4GHz实现衰减。
10.根据权利要求1所述的一种新型射频电路实验平台,其特征在于,所述混频器模块,包括四象限模拟乘法器、高性能低失真混频器、高线性度有源混频器和高线性度Y型混频器中的一种;四象限模拟乘法器采用250MHz模拟乘法器AD835实现,功能表达式为W=XY+Z,可以实现高速乘法、除法、平方运算等功能;高性能低失真混频器采用AD831芯片,该芯片采用双差分模拟乘法器混频电路,具有+ 24dBm 三阶交叉点,且三阶互调失真小,同时有+ 10dBm 的1dB压缩点,线性动态范围大,其本振输入信号仅需要- 10dBm;高线性度有源混频器采用ADL5801实现,该芯片利用一个高线性度双平衡有源混频器内核以及集成的本振缓冲放大器来提供10 MHz至6 GHz的高动态范围频率转换;高线性度Y型混频器采用ADL5350芯片,该芯片能提供出色的输入线性度和低噪声系数,而无需高功耗本机振荡器(LO)驱动。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于桂林电子科技大学信息科技学院;桂林电子科技大学,未经桂林电子科技大学信息科技学院;桂林电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201720700718.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种远程互动电机实验平台
- 下一篇:一种多功能教学实验装置接线电路