[实用新型]一种基于飞腾平台DDR内存插槽放两边的PCB板布局结构

说明书

技术领域

本实用新型涉及内存插槽放两边的PCB板布局结构，尤指是一种基于飞腾平台DDR内存插槽放两边的PCB板布局结构。

背景技术

PCB板，是电子元器件连接的提供者，采用PCB板可以大大减少布线和装配的差错，提高了自动化水平和生产效率。

现有一种PCB板的布局结构，通过把两个DDR内存槽放一边，由于CPU 端内存PIN脚的分布，使得数据线和地址线并不能完整走一层，所以难以做到相同参考层,这样参考层对信号有所干扰，引起地弹噪声和回流噪声；另外两个内存槽放一边，会使得内存绕线就更长，在制PCB板时可能产生的各种不确定因素，使得信号的时延控制没那么精准，影响高速信号传输。同时，PCB板上过长的绕线，内存信号传输线会载入更多的干扰信号，数据识别会存在误差，内存校验通不过，以上种种原因会客观导致DDR内存工作频率上不去。

发明内容

为解决上述问题，本实用新型提供一种基于飞腾平台 DDR内存插槽放两边的PCB板布局结构，可以缩短内存走线距离，减少信号线上的噪声的载入，解决了内存工作频率无法提高的问题。

为实现上述目的，本实用新型采用的技术方案是：一种基于飞腾平台 DDR内存插槽放两边的PCB板布局结构,包括本体PCB板，所述本体PCB板上包含有信号线、地址线、内存线、电源线，所述本体PCB板上设有参考层，所述信号线、地址线、内存线、电源线分别与不同的参考层连接，本体PCB板上设有CPU端口，CPU端口的一侧设有内存槽，所述内存槽有两条，所述内存槽分别设于PCB板上下两端。

具体地，还包含有内存槽信号线，所述内存槽信号线有2排，所述CPU端口通过内存槽信号线与内存槽连接，所述同一个内存槽信号线走同一个参考层。

具体地，所述的参考层有4层以上。

本实用新型的有益效果在于：

本实用新型的PCB板上的不同参考层分别设有信号线、地址线、内存线、电源线，使同一组线设置在同一个参考层上，消去组线与组线之间出现干扰的现象，同时可以完整切割每一组参考层，CPU端口的一侧设有内存槽，CPU端口通过内存槽信号线与内存槽连接，内存槽设置在PCB板两边，可以大大减少内存走线距离，精确控制PCB板走线时延，减少外部噪声的载入，降低制作成本与提高了使用产品的精确率，使得产品的质量相对以前得到了显著的提高。

附图说明

图1是本实用新型的结构示意图。

图2是本实用PCB板的布局图。

附图标号说明：1：CPU端口；2：内存槽；3：参考层；4：信号层。

具体实施方式

请参阅图1-2示，本实用新型关于：一种基于飞腾平台 DDR内存插槽放两边的PCB板布局结构,包括本体PCB板，所述本体PCB板上包含有信号线、地址线、内存线、电源线，所述本体PCB板上设有参考层3，所述信号线、地址线、内存线、电源线分别与不同的参考层3连接，本体PCB板上设有CPU端口1，CPU端口1的一侧设有内存槽2，所述内存槽2有两条，所述内存槽2分别设于PCB板上下两端。

相较于现有技术，本实用新型的PCB板上的不同参考层3分别设有信号线、地址线、内存线、电源线，使同一组线设置在同一个参考层3上，消去组线与组线之间出现干扰的现象，同时可以完整切割每一组参考层3，CPU端口1的一侧设有内存槽2，CPU端口1通过内存槽信号线与内存槽2连接，内存槽2设置在PCB板两边，可以大大减少内存走线距离，精确控制PCB板走线时延，减少外部噪声的载入，降低制作成本与提高了使用产品的精确率，使得产品的质量相对以前得到了显著的提高。

具体地，还包含有内存槽信号线，所述内存槽信号线有2排，所述CPU端口1通过内存槽信号线与内存槽2连接，所述同一个内存槽信号线走同一个参考层3。

具体地，所述的参考层3有4层以上，所述参考层3的层数越高，排列方式更为多样化，可以改变参考层3数适应多种电路。

具体地，所述的PCB板上还设有GND线，所述的GND线设置在同组同层的的参考层3上。

本具体实施例中的PCB板上设有信号层4，所述的信号层4和参考层3各有4层，两个内存插槽放PCB板的一侧的上下两端，即分别位于PCB板的上下两边，避免两个内存槽信号相互干扰，两个内存槽信号线互不交叉，互不干扰，另外CPU端口1其他高速信号线从中间出线，走线更顺畅。两边同组线走同层使得DDR线的长度相对以前更短、精确度越高、运行速度更快，同时能更大化的保存GND的完整性以及方便了电源的切割。

以上实施方式仅仅是对本实用新型的优选实施方式进行描述，并非对本实用新型的范围进行限定，在不脱离本实用新型设计精神的前提下，本领域普通工程技术人员对实用新型的技术方案作出的各种变形和改进，均应落入本实用新型的权利要求书确定的保护范围内。