[实用新型]半导体封装有效

专利信息
申请号: 201720533023.8 申请日: 2017-05-15
公开(公告)号: CN207009427U 公开(公告)日: 2018-02-13
发明(设计)人: 育升·林;弗朗西斯·J·卡尼;言廷·温;志雄·周;爱资哈尔·阿里彬 申请(专利权)人: 半导体组件工业公司
主分类号: H01L23/31 分类号: H01L23/31;H01L25/07;H01L23/528
代理公司: 北京律盟知识产权代理有限责任公司11287 代理人: 章蕾
地址: 美国亚*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体 封装
【说明书】:

技术领域

实用新型的方面大体上涉及半导体封装。更特定实施方案涉及嵌入式堆叠裸片半导体封装。

背景技术

半导体装置,例如集成电路等,常常包覆在一或多个保护元件中,例如模塑化合物,其保护裸片和/或其它元件免受损害、湿气、污染等。一种(至少部分地)包覆的半导体装置,包含包覆或包封化合物,与在包封化合物外部或穿过所述包封化合物暴露的任何电触点一起,常常被称作封装。在一些情况下,多个裸片可包含于单个封装中。

实用新型内容

形成半导体封装(封装)的方法的实施方案可包含:将多个导电元件与衬底耦合;将第一半导体裸片与所述多个导电元件中的一或多者耦合;将所述第一半导体裸片和所述多个导电元件至少部分地包封在模塑化合物中,从而形成第一模塑层;在所述第一模塑层之上形成第一再分布层(RDL),所述第一再分布层与所述第一半导体裸片电耦合;将第二半导体裸片与所述第一再分布层耦合;将所述第二半导体裸片和所述第一再分布层至少部分地包封在模塑化合物中,从而形成第二模塑层;在所述第二模塑层之上形成第二再分布层(RDL),所述第二再分布层与所述第二半导体裸片电耦合;将所述第二再分布层至少部分地包封在模塑化合物,从而形成第三模塑层;将所述衬底的至少一部分从所述多个导电元件且从所述第一模塑层去除,从而暴露所述多个导电元件的表面以及所述第一模塑层的表面,以及;将焊接掩模施加到所述多个导电元件的所述暴露表面的部分以及所述第一模塑层的所述暴露表面的部分,从而形成堆叠嵌入式封装。

形成半导体封装(封装)的方法的实施方案可包含以下各项中的一个、所有或任一者:

将所述第一再分布层与所述多个导电元件中的一或多者电耦合。

可使用压缩模塑法来形成第一模塑层、第二模塑层和第三模塑层。

将第三半导体裸片与所述多个导电元件中的一或多者耦合,且将所述第三半导体裸片至少部分地包封在所述第一模塑层中。

所述堆叠嵌入式封装可不包含循序堆积(SBU)层压衬底。

所述堆叠嵌入式封装可不包含接合线,且不包含导电夹。

通过一或多个导电支柱将所述第一再分布层与所述第一半导体裸片电耦合,通过一或多个导电支柱将所述第二再分布层与所述第二半导体裸片电耦合,且通过一或多个导电支柱将所述第二再分布层与所述第一再分布层电耦合。

将散热装置与所述第二再分布层耦合且将所述散热装置至少部分地包封在所述第三模塑层中,其中所述散热装置的一部分通过所述第三模塑层中的开口在所述封装的外表面上暴露。

形成半导体封装(封装)的方法的实施方案可包含:将多个导电元件与衬底耦合;将第一半导体裸片与所述多个导电元件中的一或多者耦合;将所述第一半导体裸片和所述多个导电元件至少部分地包封在模塑化合物中,从而形成第一模塑层;穿过所述第一模塑层形成一或多个第一通孔,以暴露所述第一半导体裸片的一或多个表面;用导电材料来至少部分地填充所述一或多个第一通孔,从而形成一或多个第一支柱;在所述第一模塑层之上形成第一再分布层(RDL),所述第一再分布层通过所述一或多个第一支柱,与所述第一半导体裸片电耦合;将第二半导体裸片与所述第一再分布层耦合;将所述第二半导体裸片和所述第一再分布层至少部分地包封在模塑化合物中,从而形成第二模塑层;穿过所述第二模塑层形成一或多个第二通孔,以暴露所述第二半导体裸片的一或多个表面;用导电材料来至少部分地填充所述一或多个第二通孔,从而形成一或多个第二支柱;在所述第二模塑层之上形成第二再分布层(RDL),所述第二再分布层通过所述一或多个第二支柱,与所述第二半导体裸片电耦合;将所述第二再分布层至少部分地包封在模塑化合物中,从而形成第三模塑层;将所述衬底的至少一部分从所述多个导电元件且从所述第一模塑层去除,从而暴露所述多个导电元件的表面以及所述第一模塑层的表面,以及;将焊接掩模施加到所述多个导电元件的所述暴露表面的部分,且施加到所述第一模塑层的所述暴露表面的部分,从而形成堆叠嵌入式封装。

形成半导体封装(封装)的方法的实施方案可包含以下各项中的一个、所有或任一者:

将所述第一再分布层与所述多个导电元件中的一或多者电耦合。

可使用压缩模塑法来形成第一模塑层、第二模塑层和第三模塑层。

将第三半导体裸片与所述多个导电元件中的一或多者耦合,且将所述第三半导体裸片至少部分地包封在所述第一模塑层中。

所述堆叠嵌入式封装可不包含循序堆积(SBU)层压衬底,不包含接合线,且不包含导电夹。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于半导体组件工业公司,未经半导体组件工业公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201720533023.8/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top