[实用新型]一种SATA桥接芯片

说明书

技术领域

本实用新型属于芯片领域，尤其涉及一种SATA桥接芯片。

背景技术

SATA(Serial Advanced Technology Attachment，串行高级技术附件)是一种基于行业标准的串行硬件驱动器接口，是由Intel、IBM、Dell、APT、Maxtor和Seagate公司共同提出的硬盘接口规范。市场现有的SATA桥接芯片不能对读写的数据进行加密和解密，安全性比较差；或者RAID模式单一，不能根据用户实际应用需求来选择合适的RAID模式。

实用新型内容

为了解决现有技术的不足，本实用新型提供了一种SATA桥接芯片，该芯片能够根据用户实际需求来选择相应的RAID模式，还能够对读写的数据进行加密和解密，提高芯片的数据传输过程中的安全性。

本实用新型的一种SATA桥接芯片，包括CPU模块，所述CPU模块分别与SATA Device模块、SE模块、BUFFER模块和RAID模块相连；所述SATA Device模块与SE模块相连，所述SE模块与BUFFER模块相连，所述BUFFER模块与RAID模块相连。

进一步的，所述CPU模块还和SPI接口模块相连。

进一步的，所述SPI接口模块还与SPI Flash模块相连。其中，SPI接口模块用于读写SPI Flash模块中的固件数据。

进一步的，所述RAID模块分别与SATA Host0模块和SATA Host1模块相连，所述SATA Host0模块和SATA Host1模块分别存储有RAID0算法和RAID1算法。这样能够提供RAID0和RAID1两种模式供用户选择。

进一步的，所述SATA Device模块通过SATA总线与PC/SERVER相连。

进一步的，所述SATA Host0模块和SATA Host1模块分别与一个移动存储设备相连。

与现有技术相比，本实用新型的有益效果是：

(1)本实用新型的SATA桥接芯片设置有SE模块，利用SE模块对从桥接设备读取的数据进行加密以及从移动存储设备中读取的加密数据进行解密，实现了对数据进行加解密的功能，保证了数据传输过程中的安全性；

(2)本实用新型的SATA桥接芯片还具有多种RAID模式选择，各个模块可以通过CPU模块来配置不用参数实现不同功能的选择，提高了SATA桥接芯片的普适性以及用户的体验性。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。

图1是本实用新型的一种SATA桥接芯片结构示意图。

具体实施方式

应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

术语解释部分：

CPU模块：其用于进行执行固件编程指令，对整体读写加解密功能进行调度，可以采用8051或者ARM等CPU实现。

SATA Device模块：包含SATA PHY高速模拟电路和SATA device控制器电路，用于同主机端进行数据的高速数据传输。其中，SATA PHY高速模拟电路和SATA device控制器电路均采用第三方知识产权(IP)电路，此处将不再累述。

SE模块：Security Engine电路，可对数据进行加解密操作，电路支持AES、SM1、SM4等对称数据加解密算法。其中，Security Engine电路包括若干个加解密芯片，每个加解密芯片均与一双向数据选择器相连。

BUFFER模块：其用于缓存数据，可采用寄存器予以实现；

RAID模块：对数据进行RAID管理电路，支持RAID0和RAID1两种模式。当为RAID0模式时，将数据进行奇偶划分，分别发给SATA Host0模块和SATA Host1模块。当为RAID1模式时，将数据同时发给SATA Host0模块和SATA Host1模块。