[实用新型]电子设备有效
| 申请号: | 201720447267.4 | 申请日: | 2017-04-26 | 
| 公开(公告)号: | CN207250507U | 公开(公告)日: | 2018-04-17 | 
| 发明(设计)人: | C·查姆佩克斯;N·博瑞尔 | 申请(专利权)人: | 意法半导体(鲁塞)公司 | 
| 主分类号: | H01L25/07 | 分类号: | H01L25/07;H01L23/522 | 
| 代理公司: | 北京市金杜律师事务所11256 | 代理人: | 王茂华,董典红 | 
| 地址: | 法国*** | 国省代码: | 暂无信息 | 
| 权利要求书: | 查看更多 | 说明书: | 查看更多 | 
| 摘要: | |||
| 搜索关键词: | 电子设备 | ||
技术领域
本公开涉及电子芯片领域,并且具体地涉及一种包括互连电子芯片堆叠的设备。
背景技术
某些电子芯片(如银行卡芯片)可以包含很可能被剽窃者觊觎的机密数据。这种机密数据可以包含在位于芯片的前表面侧上的电路中。为了获得该数据,剽窃者可以从芯片的后侧来实施攻击。
在一种攻击类型(称为蚀刻攻击)中,剽窃者蚀刻芯片的后侧的一部分。剽窃者例如通过使用离子束从此蚀刻部分中形成具有几微米宽的腔,该离子束延伸朝向前侧直到已经到达这些电路。然后在这些腔中创建具有电路元件的电子触头,并且剽窃者使用这些触头来分析操作中的芯片。
在另一种类型的攻击中,剽窃者例如使用激光脉冲来扫描芯片的后侧。激光的影响会干扰芯片操作。观察这类干扰对电路活动的影响,使得剽窃者能够成功地完成攻击。为了干扰芯片操作,剽窃者还可以借助于与后侧接触的探针来施加正电势或负电势,或者借助于被安排靠近后侧的线圈来感应电路元件中的电流或电压。这种类型的攻击被称为故障注入攻击。
这种包括机密数据的芯片可以包括在互连芯片堆叠中。
在此考虑保护包含在互连芯片堆叠中的芯片免受攻击,并且具体地免受后侧攻击。
实用新型内容
由此,实施提供了一种设备,该设备包括:第一芯片,该第一芯片具有前侧和后侧;第二芯片,该第二芯片与该第一芯片堆叠,并且位于该第一芯片的该后侧上;以及第一环,该第一环包括:第一通孔和第二通孔,均位于该第一芯片中并且均具有在该第一芯片的该前侧上的第一端以及在该第一芯片的该后侧上的第二端;第一轨道,该第一轨道连接该第一通孔和该第二通孔的这些第一端,并且位于该第一芯片中在其前侧上;以及第二轨道,该第二轨道连接该第一通孔和该第二通孔的这些第二端,并且位于该第二芯片中,该第一芯片包括用于检测该第一环的电气特性的第一电路。
根据实施例,该第一芯片包括在其后侧上的该第一焊盘和该第二焊盘,该第一焊盘连接至该第一通孔,该第二焊盘连接至该第二通孔;并且,该第二芯片包括连接至该第二轨道的第三焊盘和第四焊盘,该第一焊盘焊接至该第三焊盘,该第二焊盘焊接至该第四焊盘。
根据实施例,该检测电路能够检测该第一环的以下电气特性中的至少一项:缺乏该第一环的电连续性;该第一环的电阻值与参考值之差;以及电脉冲流过该第一环所花费的时间与参考持续时间之差。
根据实施例,该第一环进一步至少包括位于该第一芯片中的第三通孔和第四通孔,该第一环交替地穿过该第一芯片和该第二芯片。
根据实施例,该第一轨道具有蛇形图案。
根据实施例,该第二轨道具有蛇形图案。
根据实施例,该第二芯片具有前侧并且具有面向该第一芯片的后侧,该第二轨道位于该第二芯片的该前侧上,该第二芯片包括:第五通孔和第六通孔,该第五通孔和第六通孔将该第二轨道连接至该第一通孔和该第二通孔;以及第二电路,该第二电路用于检测该第一环的电气特性。
根据实施例,该设备进一步包括至少一个第二环,该至少一个第二环包括:第七通孔和第八通孔,均位于该第一芯片中并且均具有在该第一芯片的该前侧上的第一端以及在该第一芯片的该后侧上的第二端;以及第三轨道,该第三轨道连接该第七通孔和该第八通孔的这些第一端,并且位于该第一芯片中在其前侧上;以及第四轨道,该第四轨道连接该第一通孔和该第二通孔的这些第二端,并且位于该第二芯片中。
根据实施例,该第二芯片包括用于检测该第二环的电气特性的第三电路。
根据实施例,该第一电路能够检测该第一环和该第二环的电气特性。
根据实施例,该第一电路能够检测该第一环和该第二环的以下电气特性中的至少一项:该第一环与该第二环之间的电连续性;以及该第一环的电阻与该第二环的电阻之差。
根据实施例,该第一电路能够触发对策的实施,该对策旨在当检测到该电气特性时停止对该第一芯片的攻击。
根据本申请的方案,可以保护包含在互连芯片堆叠中的芯片免受攻击。
前述和其他特征和优点将结合附图在具体实施例的以下非限制性描述中详细讨论。
附图说明
图1是包括电子芯片堆叠的设备的示例的简化截面图;
图2是包括电子芯片堆叠的设备的实施例的简化截面图;
图3是透视图,展示了根据实施例的包括电子芯片堆叠的设备的保护元件;
图4是包括电子芯片堆叠的设备的替代性实施例的简化截面图;
图5是包括电子芯片堆叠的设备的另一个替代性实施例的简化截面图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体(鲁塞)公司,未经意法半导体(鲁塞)公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201720447267.4/2.html,转载请声明来源钻瓜专利网。
- 同类专利
 
- 专利分类
 





