[实用新型]基于FPGA的雷达信号实时采集系统

说明书

技术领域

本实用新型涉及雷达信号采集领域，具体涉及一种基于FPGA的雷达信号实时采集系统。

背景技术

测波雷达用于对近岸或海洋船舶航路周围海浪场及海面流场等海洋动力环境进行稳定、可靠、实时、连续的监测，在区域性海洋监测技术中与波浪浮标、测流仪(海流计、声学海流剖面仪(ADCP))以及高频地波雷达等浪流监测设备互补。

在当前世界范围内，无论是军用测波雷达还是民用测波雷达，已定型测波雷达或是在研测波雷达，基本都借助于各种X波段船舶导航雷达为研制平台，通过设计与相应导航雷达接口和信号特性相匹配的视频信号采集设备，采集近岸或海洋船舶周围的海面回波数据，进行一定的数字信号处理后，通过PCI或其它接口将数据发送给终端计算机进行回波显示和浪流反演处理，最终形成实时海面环境信息产品。

目前国内在研测波雷达的视频信号采集处理设备大多接口简单，信号转换及采集电路均针对所使用的固定型号导航雷达进行专门设计。这种针对性设计方法虽然具有设计简单、调试方便的优势，但会导致信号采集设备通用性较差，同时还存在时间延时。

实用新型内容

本实用新型的目的在于克服现有技术的不足，提供一种基于FPGA的雷达信号实时采集系统，能够同时匹配各种信号源，且具备实时采集的效果，不存在时间延时。

本实用新型的目的是通过以下技术方案来实现的：

一种基于FPGA的雷达信号实时采集系统，包括多路信号转换模块、双极性AD采集模块、FPGA模块以及存储器，所述多路信号转换模块设置有多路不同类型的信号输入端，其输出端与双极性AD采集模块输入端连接，双极性AD采集模块输出端与FPGA模块连接，所述FPGA模块设置有多路FIFO数据缓存器和控制器，所述多路FIFO数据缓存器分别连接数字信号处理器，所述数字信号处理器与存储器相连，所述控制器分别与多路FIFO数据缓存器和数字信号处理器相连，所述FPGA模块通过以太网接口电路连接上位机。

进一步的，还包括可控延时单元和锁相环PLL，所述锁相环PLL连接FPGA模块，所述锁相环PLL与双极性AD采集模块连接可控延时单元。

进一步的，还包括晶振，所述晶振分别连接双极性AD采集模块和FPGA模块。

进一步的，所述多路不同类型的信号输入端包括视频信号输入端、图像信号输入端、雷达波信号输入端。

本实用新型的有益效果是：通过针对不同的信号设置不同的信号输入端，可以匹配各种信号源的采样，最后将采样的信号经过信号转换模块处理成统一的输出信号，然后经过转换成数字信号并针对不同的信号存储在不同的FIFO数据缓存器，从而便于信号类型的分类处理，最后在可控延时单元和锁相环PLL以及晶振的结合下使得FPGA模块获得可需的时钟频率。

附图说明

图1是本实用新型的结构框图。

具体实施方式

下面结合附图进一步详细描述本实用新型的技术方案，但本实用新型的保护范围不局限于以下所述。

如图1所示，

一种基于FPGA的雷达信号实时采集系统，包括多路信号转换模块、双极性AD采集模块、FPGA模块以及存储器，所述多路信号转换模块设置有多路不同类型的信号输入端，其输出端与双极性AD采集模块输入端连接，双极性AD采集模块输出端与FPGA模块连接，所述FPGA模块设置有多路FIFO数据缓存器和控制器，所述多路FIFO数据缓存器分别连接数字信号处理器，所述数字信号处理器与存储器相连，所述控制器分别与多路FIFO数据缓存器和数字信号处理器相连，所述FPGA模块通过以太网接口电路连接上位机。

进一步的，还包括可控延时单元和锁相环PLL，所述锁相环PLL连接FPGA模块，所述锁相环PLL与双极性AD采集模块连接可控延时单元。其中可控延时单元为可编程延时模块，最新步进延时为10ps，最大步进延时为1024ps.还包括晶振，所述晶振分别连接双极性AD采集模块和FPGA模块。

进一步的，所述多路不同类型的信号输入端包括视频信号输入端、图像信号输入端、雷达波信号输入端。