[实用新型]一种系统级封装安全芯片

权利要求书

1.一种系统级封装安全芯片，其特征在于，该安全芯片包含：

一个或多个加密算法硬件加速器；

协处理器，与所述一个或多个加密算法硬件加速器相连，用于调度和协调所述一个或多个加密算法硬件加速器，以对待加密数据进行加密；以及

外围接口，与所述协处理器和/或所述一个或多个加密算法硬件加速器相连。

2.根据权利要求1所述的安全芯片，其特征在于，所述一个或多个加密算法硬件加速器包含以下中的一者或多者：国密算法SM2硬件加速器、国密算法SM3硬件加速器、国密算法SM4硬件加速器、国密算法SSF33硬件加速器、高级加密标准AES算法硬件加速器、以及数据加密标准DES算法硬件加速器。

3.根据权利要求1所述的安全芯片，其特征在于，所述外围接口包含以下一者或多个：通用异步收发传输器UART接口、串行外设接口SPI、以及通用输入/输出GPIO接口。

4.根据权利要求1所述的安全芯片，其特征在于，该安全芯片还包含：

电源监测及管理单元，与所述协处理器相连，用于为所述安全芯片上的各个部件提供电力。

5.根据权利要求4所述的安全芯片，其特征在于，该安全芯片还包含：

安全控制单元，连接在所述电源监测及管理单元与所述协处理器之间，用于侦测该安全芯片的电源和频率。

6.根据权利要求1所述的安全芯片，其特征在于，该安全芯片还包含以下中的一者或多者：闪存存取存储器及随机存取存储器。

7.根据权利要求1所述的安全芯片，其特征在于，该安全芯片还包含：

时钟，与所述协处理器相连。

8.根据权利要求1所述的安全芯片，其特征在于，该安全芯片还包含：

系统总线单元，所述协处理器与所述安全芯片上的其他部件通过该系统总线单元相连。

9.根据权利要求8所述的安全芯片，其特征在于，所述系统总线单元包含：

第一系统总线单元，用于连接所述协处理器、一个或多个加密算法硬件加速器、串行外设接口SPI、以及闪存存取存储器；

第二系统总线单元，用于连接所述协处理器、通用异步收发传输器UART接口、以及通用输入/输出GPIO接口；以及

第三系统总线单元，用于连接所述协处理器、直接内存存取DMA控制器、随机存取存储器、以及时钟。