[实用新型]一种复位电路

说明书

技术领域

本实用新型涉及电子技术领域，尤其涉及一种复位电路。

背景技术

POR：Power On Reset，上电复位。

UVLO：Under voltage lock out,欠压锁存。

在混合信号集成电路中，一般都会内置上电复位电路，在电路电源上电稳定时，发出上电复位信号，使芯片系统完成复位。

相对上电而言，掉电的情况更加复杂，电压开始降低的一段时间内能保证电路的正常工作，随着电压继续降低，此时电路系统进入复位状态，电路不再工作，当电压低到一定程度时，掉电复位电路也可能随之失效。此时芯片电路内部状态紊乱，造成芯片电路系统不稳定，尤其是带有flash、eeprom、otp等存储体的集成电路中，会造成数据丢失或者篡改。

图1是现有技术的一种上电复位电路，包括电阻R0、电容C0、二极管D0、反相器NOT1和反相器NOT2，电阻R0上端连接电源电压VDD，下端通过连接电容CO接电源地，电阻R0与电容C0之间的节点M分别连接二极管D0的正极和反相器NOT1的输入端，二极管D0的负极连接电源电压VDD，反相器NOT1的输出端与反相器NOT2的输入端连接，反相器NOT2的输出端输出复位信号POR。当电源最初施加到电路时，电源电压VDD从零开始逐渐升高，电阻R0中开始有电流产生，并给电容C0充电，开始时，电容C0上的电压VC0低于反相器INV的翻转阈值，反相器NOT1输出高电平，反相器NOT2输出低电平，即复位信号POR为低电平，系统处于复位状态，随着电源电压VDD的升高，电容C0的电压VC0达到反相器NOT1的翻转阈值，反相器NOT1变为输出低电平，反相器NOT2变为输出高电平，即复位信号POR为高电平，系统复位晚上。

然而，在实际应用过程中，电源电压VDD可能会产生波动、不稳定，会出现小故障或者短促下降，持续时间可能为数百微秒，而使集成电路无法正常复位，电路内部出现紊乱的情况。

实用新型内容

为了解决上述技术问题，本实用新型的目的是提供一种结构简单可靠性高的复位电路。

本实用新型所采用的技术方案是：一种复位电路，包括电压检测电路、欠压锁存电路和复位驱动电路，所述电压检测电路的输入端与电源电压连接，所述电压检测电路的输出端与欠压锁存电路的输入端连接，所述欠压锁存电路的输出端与复位驱动电路的输入端连接，所述复位驱动电路的输出端输出复位信号POR。

进一步地，所述电压检测电路包括第一电阻和第二电阻，所述欠压锁存电路包括比较器，所述第一电阻的一端与电源电压连接，所述第一电阻的另一端分别与比较器的正相输入端和第二电阻的一端连接，所述第二电阻的另一端接电源地，所述比较器的反相输入端连接基准电压。

进一步地，所述欠压锁存电路还包括第一反相器，所述比较器的输出端与所述第一反相器的输入端连接，所述第一反相器的输出端作为欠压锁存电路的输出端。

进一步地，所述复位驱动电路包括MOS晶体管、电容、第三电阻和二极管，所述MOS晶体管的栅极连接欠压锁存电路的输出端，所述MOS晶体管的源极分别与电源地和电容的一端连接，所述电容的另一端分别与MOS晶体管的漏极、第三电阻的一端和二极管的正极连接，所述第三电阻的另一端连接电源电压，所述二极管的负极连接电源电压。

进一步地，所述复位驱动电路还包括施密特触发器和整形延时电路，所述施密特触发器为同相施密特触发器，所述整形延时电路包括第二反相器和第三反相器，所述施密特触发器的输入端与所述MOS晶体管的漏极连接，所述施密特触发器的输出端与所述第二反相器的输入端连接，所述第二反相器的输出端与所述第三反相器的输入端连接，所述第三反相器的输出端输出复位信号POR。

进一步地，所述比较器为迟滞比较器。

进一步地，所述欠压锁存电路还包括第四电阻，所述比较器的输出端通过连接第四电阻接电源地。

进一步地，所述复位驱动电路还包括第五电阻，所述第三反相器的输出端通过连接第五电阻接电源地。

本实用新型的有益效果是：

一种复位电路，通过欠压锁存电路对电源电压信号进行锁存，在电源异常的情况下，能保证芯片系统不紊乱，数据不丢失；电源正常后，芯片稳定工作。本实用新型的复位电路结构简单，可靠性高。

附图说明

下面结合附图对本实用新型的具体实施方式作进一步说明：

图1是现有技术的一种上电复位电路；

图2是本实用新型一种复位电路第一具体实施例的电路结构示意图；