[实用新型]集成电路测试装置及其导电体组件

说明书

技术领域

本实用新型涉及集成电路测试技术领域，尤其涉及一种集成电路测试装置及其导电体组件。

背景技术

随着集成电路特征尺寸的减小、集成规模的扩大和时钟频率的提高，信号连接线上的互连效应已成为影响电路信号完整性以及系统整体性能的主要因素。在高速电路中，由于趋肤效应，边缘效应以及衬底损耗等因素的影响，互连线的分布参数随频率变化的现象越来越普遍。对测试技术的要求也越来越高。

针对高频集成电路的测试则必须采用专用的高频导电体来测试，这类集成电路测试装置价格极高，给相关测试企业带测试成本的增加。

实用新型内容

本实用新型的主要目的在于提供一种集成电路测试装置，通过对其导电体组件进行改进，以实现对高频信号的有效测试，并使集成电路测试装置具备低成本的优点。

为了实现上述目的，本实用新型提供一种集成电路测试装置的导电体组件，用于集成电路测试装置中以电性导通待测试集成电路和测试用印制电路板，所述导电体组件包括探针安装块及多个探针，所述探针安装块设有贯穿其上表面和下表面的多个安装孔，所述多个探针分别对应插设于所述多个安装孔内，所述探针安装块包括由导电材料形成的电信号屏蔽结构，用于对每一个探针中所经过的电信号进行屏蔽，以防止所述多个探针中所经过的电信号相互干扰。

优选地，所述探针安装块由导电材料制成，所述探针安装块与所述探针之间绝缘。

优选地，所述探针安装块于所述安装孔的内壁面形成有内绝缘层，和/或所述探针的外周面形成有外绝缘层。

优选地，所述探针安装块的上表面和下表面分别形成有第一绝缘层和第二绝缘层。

优选地，所述探针安装块包括上安装板和下安装板，所述探针的中部夹设在所述上安装板和下安装板之间，所述探针的上、下两端分别突出于所述上安装板和下安装板。

优选地，所述导电体组件还包括限位挡板，所述探针安装块的上表面和/或下表面设有所述限位挡板，所述限位挡板上对应所述安装孔设有供所述探针的端部穿过的限位孔，以对所述探针进行定位和限位。

优选地，所述限位挡板由绝缘材料制成；或者

所述限位挡板包括交替叠合在一起的导电层和绝缘层，所述限位孔贯穿所述导电层和绝缘层，所述绝缘层中于每一个安装孔的周边分布有与所述导电层相垂直的多个导电柱，所述多个导电柱与所述导电层导电连接。

优选地，所述导电层的层数为至少两层，相邻的导电层之间通过所述导电柱导电连接。

优选地，所述探针安装块包括交替叠合在一起的导电层和绝缘层，所述安装孔贯穿所述导电层和绝缘层，所述导电层的层数为至少两层，相邻的导电层之间导通。

优选地，相邻的导电层之间通过与所述导电层相垂直的导电柱进行导电连接，每一个安装孔的周边分布有多个导电柱。

优选地，所述探针安装块包括上安装板和下安装板，所述探针的中部夹设在所述上安装板和下安装板之间，所述探针的上、下两端分别突出于所述上安装板和下安装板。

为了实现上述目的，本实用新型还提供一种集成电路测试装置，包括压紧机构及用于放置待测集成电路的限位框，所述集成电路测试装置还包括前述的导电体组件，所述导电体组件的探针的下端用于与测试用印制电路板导电接触，所述限位框设于所述导电体组件导电体组件上侧，所述压紧机构设于所述限位框的上方以用于压紧待测集成电路使待测集成电路的引脚与对应的探针导电接触。

优选地，在对待测集成电路进行电性能测试时，所述导电体组件的电信号屏蔽结构同时与待测集成电路的地线及测试用印制电路板的地线连接。

本实用新型集成电路测试装置的导电体组件，通过在探针安装块上设置由导电材料形成的电信号屏蔽结构，用来对每一个探针中所经过的电信号进行屏蔽，以防止所述多个探针中所经过的电信号相互干扰，从而极大地降低待测集成电路300引脚的高频信号的传输损耗，把各引脚间的信号干扰降到最低，并且降低了集成电路测试装置的设计难度，实现低成本的方式来对高频信号进行测试。

附图说明

图1为本实用新型集成电路测试装置的导电体组件第一实施例的组装剖视图。

图2为图1所示导电体组件中探针安装块的结构示意图。

图3为图1所示导电体组件的分解图。

图4为本实用新型集成电路测试装置的导电体组件第二实施例的组装剖视图，其中未示出探针。

图5为本实用新型集成电路测试装置的导电体组件第三实施例的组装剖视图，其中未示出探针。