[实用新型]一种大功率平面栅D‑MOSFET结构

说明书

技术领域

本实用新型属于大功率半导体技术领域，具体涉及一种针对宽禁带材料大功率平面栅D-MOSFET的结构。

背景技术

新型宽禁带半导体材料如碳化硅和氮化镓等可大幅提高半导体器件性能，但同时在器件设计和工艺上也带来诸多挑战。宽禁带材料MOSFET(如碳化硅 MOSFET)是一种高性能大功率可控开关功率半导体器件，具有关断状态下漏电流小、开通状态下导通损耗低、开关速度快、工作频率高、最高运行温度高等优点。采用宽禁带材料MOSFET可使变频器开关频率提升，整体损耗降低，并可降低对电容等储能元件的需求，达到降低变频器成本并提高性能的优势。

目前宽禁带材料大功率MOSFET主要有两种门极结构：平面门极的平面栅 D-MOS结构，对应D-MOSFET器件，以及垂直门极的槽栅T-MOS结构，对应 T-MOSFET。在现有技术条件下，D-MOS结构的制造工艺相对T-MOS结构的制造工艺更为简单成熟，制造成本相对更低，并且最终器件良品率更高。

高性能宽禁带材料MOSFET内部在阻断高电压状态下会产生高强度电场，其中电场最强处在器件内部反向偏置的P-N结界面区域。MOSFET有N型沟道的N-MOS结构和P型沟道的P-MOS结构。对于N型沟道的N-MOS结构这一界面为反向偏置的N-漂移区/P-阱结，对于P型沟道的P-MOS结构这一界面为反向偏置的N-阱/P-漂移区结。

常用的大功率半导体为N-MOS结构，受宽禁带材料中掺杂原子不易扩散的限制，现有设计和制造工艺在形成P-阱区域时实现P-阱结构转角区域曲率较大。这一大曲率转角在D-MOSFET阻断高电压时会进一步提高P-阱转角区域的电场强度，整个器件内部的最大强度电场会在这个区域产生。器件内部过高的电场强度使得器件内部发生雪崩击穿的可能性更高，对D-MOSFET的可靠性会带来负面影响。

传统解决方案为减小相邻P-阱的间距，但这一方案会对D-MOSFET的通态性能带来负面影响，使得D-MOSFET导通阻抗提高，增加发热并降低可靠性。若需要达到同样的导通阻抗，D-MOSFET芯片面积需要增加，则同样电压电流等级的芯片成本将提高。同样的，对于P-MOS也存在这样的问题。

另一理论上的解决方法是降低P-阱的深度(或称厚度)，但降低深度并不具备实用性。其原因为P-阱深度受到N+源区域限制，降低P-阱深度会使得在阻断高电压状态下N+源区域的电子更容易扩散至耗尽区，提高穿通击穿的可能性，对器件的可靠性有致命的负面影响。

发明内容

本实用新型为了解决在不影响D-MOSFET导通性能的前提下降低同样阻断电压下P-阱或N-阱转角区域的最大电场强度的问题，提供一种大功率平面栅 D-MOSFET结构。

为了解决上述问题，本实用新型采用如下技术方案：

一种大功率平面栅D-MOSFET结构，所述平面栅D-MOSFET为N-MOS结构或P-MOS结构，所述N-MOS结构的P-阱结构转角区域为子阶梯组成的阶梯状结构；所述P-MOS结构的N-阱结构转角区域为子阶梯组成的阶梯状结构。

优选地，所述阶梯状结构至少包括2个子阶梯。

优选地，所述每个子阶梯的转角曲率相同或不同。

优选地，所述子阶梯中位于最下方的子阶梯弧度曲率最小。

优选地，所述子阶梯的外轮廓形状相同或不同。

优选地，所述子阶梯的外轮廓为弧形、曲线形、折线形或这三类形状的任意组合。

优选地，所述子阶梯的数量k需满足[0.5μm*(k-1)]<W_min；所述W_min为所述 P-阱结构或所述N-阱结构的总深度W_y和总宽度W_x的较小值。

优选地，所述子阶梯为深度和宽度均为0.5μm的单一子阶梯。

优选地，所述每个子阶梯的深度和/或宽度不同，深度不超过W_y/k，宽度不超过W_x/k。