[实用新型]电平转换驱动电路

说明书

技术领域

本实用新型属于集成电路设计领域，尤其涉及一种用于电平转换的电平转换驱动电路。

背景技术

随着集成电路发展的多样化，形成了在各种电压域下工作的集成电路。正确的信号电平可以保证系统可靠的工作，防止电路由于过高或过低的电压而受损。为了高效地传输信号，输入/输出接口成为了低压转换到高压的桥梁。低转高电平转换电路被广泛应用于现代多电源域集成电路中，将低电源域逻辑转换到高电源域逻辑。

图3为传统的低转高电平转换电路，由依次串接于电源与参考地之间的典型交叉耦合PMOS晶体管对与典型差分输入NMOS晶体管对构成。然而，在CMOS工艺中，图3所示传统的电平转换电路有以下缺点：1、拉升输出高电平的PMOS管需要使用高压器件，而采用高压器件将增加电路设计难度和工艺实现难度，增大版图面积，也将产生更高的功耗；2、高压器件的阈值电压高于普通器件，如果传输较低电平，器件就可能截止，无法正常输出。而且，该电路无法依照后级电路实现输出电平的灵活转换。

实用新型内容

本实用新型旨在解决以上缺陷，其目的是提供一种用于电平转换的电平转换驱动电路。该电平转换驱动电路能够实现电平提升功能，输出高电平最大可转换到MOS管的2倍耐压值，并且该电路还能实现负电平转换功能，输出正负电平的最大值均可达到MOS管耐压值。与其他电路相比，本实用新型所提供的电平转换驱动电路特点是：无需额外的高压器件；可实现一定范围的高电平输出；可实现正负电平输出；高速驱动负载。

本实用新型提供了一种电平转换驱动电路，包括：输入级反相器，其输入端作为所述电平转换驱动电路的输入端，电平锁存器，其第一输入端与所述输入级反相器的输入端连接，第二输入端与所述输入级反相器的输出端连接；第一中间缓冲电路，其第二输入端与所述电平锁存器的第二输出端连接，第二中间缓冲电路，其第二输入端与所述电平锁存器的第一输出端连接，电平转换锁存器，其第一输入端与所述第一中间缓冲电路的第三输出端连接，第二输入端与所述第二中间缓冲电路的第三输出端连接，第一输出端与所述第一中间缓冲电路的第一输入端连接，第二输出端与所述第二中间缓冲电路的第一输入端连接，第一非交叠电平产生电路，其第一输入端与所述第一中间缓冲电路的第一输出端连接，第二输入端与所述第一中间缓冲电路的第二输出端连接，第二非交叠电平产生电路，其第一输入端与所述第二中间缓冲电路的第一输出端连接，第二输入端与所述第二中间缓冲电路的第二输出端连接，第一输出缓冲电路，其第一输入端与所述第一非交叠电平产生电路的第一输出端、所述第二非交叠电平产生电路的第二控制端连接，第二输入端与所述第一非交叠电平产生电路的第二输出端、所述第二非交叠电平产生电路的第三控制端连接，第一输出端与第二非交叠电平产生电路的第一控制端连接，第二输出端与第二非交叠电平产生电路的第四控制端连接，第三输入端作为所述电平转换驱动电路的第一输出端，以及第二输出缓冲电路，其第一输入端与所述第二非交叠电平产生电路的第一输出端、所述第一非交叠电平产生电路的第二控制端连接，第二输入端与所述第二非交叠电平产生电路的第二输出端、所述第一非交叠电平产生电路的第三控制端连接，第一输出端与第一非交叠电平产生电路的第一控制端连接，第二输出端与第一非交叠电平产生电路的第四控制端连接，第三输入端作为所述电平转换驱动电路的第二输出端。

进一步，根据如上所述的电平转换驱动电路，所述输入级反相器包括NMOS管和PMOS管，所述NMOS管的源极接地，漏极与所述PMOS管的漏极连接，栅极与所述PMOS管的栅极连接并作为所述输入级反相器的输入端，所述PMOS管的源极接入电平电压VDDLOW，所述NMOS管的漏极作为所述输入级反相器的输出端，所述电平锁存器包括第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管，第一NMOS管的源极接地，漏极与第三PMOS管的漏极连接，栅极与第三PMOS管的栅极连接并作为所述电平锁存器的第一输入端，第二NMOS管的源极接地，漏极与第四PMOS管的漏极连接，栅极与第四PMOS管的栅极连接并作为所述电平锁存器的第二输入端，第一PMOS管的漏极与第三PMOS管的源极连接，栅极与第四PMOS管的漏极连接，源极接入电平电压VDDLOW，第二PMOS管的漏极与第四PMOS管的源极连接，栅极与第三PMOS管的漏极连接，源极接入电平电压VDDLOW，第三PMOS管的漏极作为所述电平锁存器的第一输出端，第四PMOS管的漏极作为所述电平锁存器的第二输出端。