[实用新型]一种CTP设备多通道开关驱动系统

权利要求书

1.一种CTP设备多通道开关驱动系统，其特征在于：其包括FPGA芯片、串转并芯片、通道开关控制电路、光能调节电路和光通道控制脚，所述的FPGA芯片的输出端与串转并芯片通信连接，串转并芯片包括开关信号输出端和调节信号输出端，通道开关控制电路包括两个输入端，开关信号输出端与通道开关控制电路的其中一个输入端连接，调节信号输出端与光能调节电路的输入端连接，光能调节电路的输出端与通道开关控制电路的另一个输入端连接，通道开关控制电路的输出端与光通道控制脚连接。

2.根据权利要求1所述的CTP设备多通道开关驱动系统，其特征在于：所述的光能调节电路包括由电阻器R1和电容器C1构成的低通滤波电路、三极管Q2、电阻R2和去耦电容C2，所述的通道开关控制电路包括P沟道MOS管Q1和二极管D1，开关信号输出端与P沟道MOS管Q1的G门、二极管D1的一端连接，二极管D1的另一端与P沟道MOS管Q1的S极连接，P沟道MOS管Q1的S极与光通道控制脚连接；所述的调节信号输出端与电阻器R1的一端连接，电阻器R1的另一端与电容器C1的一端以及三极管Q2的B极连接，电容器C1的另一端、三极管Q2的C极、去耦电容C2的一端相互连接并接地，去耦电容C2的另一端与电阻R2的一端、三极管Q2的E极连接，三极管Q2的E极还与P沟道MOS管Q1的D极连接，电阻R2的另一端与外接电源连接。

3.根据权利要求1所述的CTP设备多通道开关驱动系统，其特征在于：所述的串转并芯片包括四个数据信号输入端、一个时钟信号输入端、一个锁存信号输入端和八十个并行数据信号输出端，与之对应的，所述的FPGA芯片包括四个数据信号输出端、一个时钟信号输出端、一个锁存信号输出端，串转并芯片的数据信号输入端、时钟信号输入端、锁存信号输入端分别与FPGA芯片的数据信号输出端、时钟信号输出端、锁存信号输出端通信连接，并行数据信号输出端与通道开关控制电路、光能调节电路通信连接。