[实用新型]基于6输入查找表的TD‑FPGA

说明书

技术领域

本实用新型涉及一种FPGA，具体为一种基于6输入查找表的TD-FPGA。

背景技术

FPGA是现场可编程逻辑门阵列的缩写，是一个含有可编辑元件的半导体设备，可供使用者现场程序化的逻辑门阵列元件。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。使用FPGA来开发数字电路，可以大大缩短设计时间，更为重要的是大大减少了芯片以后反复修改的成本、投片资金大幅下降、大幅减少芯片设计时间的消耗。

FPGA应用领域广阔，包括汽车制造、工业、通信、医疗、军事航空、航天等行业。FPGA的基本原理是通过查找表来输出结果。查找表简称LUT(Look-Up-Table)，其本质是一个静态存储器SRAM。当我们通过HDL语言描述了一个逻辑电路后，FPGA开发软件会自动计算逻辑电路的所有可能的结果，并到LUT中取对应的结果。这样，在FPGA工作时，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出。目前国内FPGA采用4输入的LUT，每个LUT可以看作一个有4位地址线的16x1的RAM。在采用4输入查找表时，会占用较多的逻辑门数量，实现同样的逻辑电路时，结构更加复杂，电子信号通过逻辑电路的传播延迟时间较长，运算速度较低，因此传统的4输入查找表寻址范围不能满足有大容量计算开发的行业需求。

实用新型内容

本实用新型的目的就在于为了解决上述问题而提供一种基于6输入查找表的TD-FPGA。

本实用新型通过以下技术方案来实现上述目的：

一种基于6输入查找表的TD-FPGA，包括FPGA本体，所述FPGA本体设置有查找表，所述查找表的输入端和输出端均设置有触发器，所述查找表为6输入查找表，所述6输入查找表的输入端设置有六个或六个以内的用于输入信号的所述触发器，所述6输入查找表的输出端设置有一个或两个用于输出信号的所述触发器。

进一步地，输入侧的每个触发器对应连接在所述6输入查找表的其中一个输入端上，输出侧的每个触发器对应连接在所述6输入查找表的其中一个输出端上，全部所述触发器的时钟信号端均通过时钟信号线连接在一起。

本实用新型的有益效果在于：

1、6输入查找表因为有6条地址线，根据计算机硬件基本原理，就会有2ⁿ共计64个寻址空间，在使用查找表的时候，当不超过6条地址线输入时，就可以在一个查找表里完成所有的查表，在查表效率提高的同时，减少了逻辑门占用数量；

2、实现同样的逻辑电路时，降低了查表电路复杂度，有效提高运算速度；

3、6输入查找表不仅减少实现给定逻辑电路所需要的查找表总数，而且减少电子通过逻辑电路的传播延迟时间。

附图说明

图1是本实用新型的结构示意图；

图2是一个逻辑电路实施例的示意图；

图3是利用传统技术实现图2中逻辑电路的结构示意图；

图4是利用本实用新型实现图2中逻辑电路的结构示意图。

具体实施方式

下面结合附图对本实用新型作进一步说明：

如图1所示，本实用新型包括FPGA本体，FPGA本体设置有查找表，查找表的输入端和输出端均设置有触发器(1)，查找表为6输入查找表(2)，6输入查找表(2)的输入端设置有六个或六个以内的用于输入信号的触发器(1)，6输入查找表(2)的输出端设置有一个或两个用于输出信号的触发器(1)。输入侧的每个触发器(1)对应连接在6输入查找表(2)的其中一个输入端上，输出侧的每个触发器(1)对应连接在6输入查找表(2)的其中一个输出端上，全部触发器(1)的时钟信号端均通过时钟信号线连接在一起。

6输入查找表(2)的输入端最多可以设置六个触发器，最多可具有6条地址线，按照计算机硬件基本原理，有多少条地址线就会有2ⁿ种组合方式。因此，6条地址线输入的查找表就是有6位地址线的64×1的SRAM。当地址线上赋予输入值后，逻辑电路将输入值根据不同的逻辑运算，在6输入查找表(2)中去取事先存储好的对应地址的逻辑真值，将这一结果输出从而完成一个逻辑运算功能。

本实用新型中各个部件的型号根据需要选定，因此在本实用新型中不做要求，TD-FPGA为我方开发的一种FPGA的型号。

实施例