[发明专利]一种改进型Miller编码的串行同步实现方法

权利要求书

1.一种改进型Miller编码的串行同步实现方法，以106kHz的通信速率为例，其特征在于，它包括：

7位的系统时钟计数器；

改进型Miller编码所需要的凹槽生成电路；

对串行数据进行上一比特数据寄存的寄存单元；

根据已有信号波形产生改进型Miller编码的编码生成单元；

电路采用同步时序；用于产生序列X和序列Z的凹槽信号由独立的单元模块产生，不受与数据输入信号影响；1位的寄存单元对串行数据进行寄存，根据当前输入数据与寄存器寄存的上一比特数据，可以对应出当前的逻辑“0”用序列X或序列Y表示；改进型Miller编码所需要的信号分别由单独的模块生成，根据信号间运算即可依次得出与输入数据相对应的序列X、序列Y和序列Z；对应规则：通信开始用Z序列表示；逻辑“1”用X序列表示；连续两个或多个逻辑“0”时，第一个用Y序列表示，其余用序列Z表示；起始位之后的一个或多个连续的逻辑“0”用Z序列表示。

2.根据权利要求1所述的改进型Miller编码的串行同步实现方法，其特征在于，所述的7位系统时钟计数器、凹槽生成电路及数据寄存单元的信号生成过程为：

1)7位计数器的计数范围为0到127，当计数至127时，产生周期为一个系统时钟周期的高电平脉冲；同时可作为分频电路，计数器第7位的波形周期是系统时钟信号的128倍，记为信号a；计数器低6位组成计数范围为0到63的64进制计数单元；

2)凹槽信号f利用数值比较生成；上述1)所述的计数范围为0~63的64进制计数器，计数值为0时是凹槽的开始位置；计数值小于凹槽时间的整个过程中，一直处于凹槽状态；当计数值等于凹槽时间时，则是凹槽的结束位置；在0~127的计数周期内，则有两处凹槽，分别从计数开始和计数中间位置开始产生；

3)输入数据c为串行的逻辑电平，1bit数据持续的时间定为基本时间单元(etu)，为128个系统时钟周期；寄存单元的时钟为系统是时钟；上述1)所述的周期为一个系统时钟周期的高电平脉冲出现时，寄存单元对输入数据进行寄存，否则寄存单元保持；因此在当前输入数据出现时，寄存单元寄存了上一个etu的输入数据。

3.根据权利要求1所述的改进型Miller编码的串行同步实现方法，其特征在于，输出的改进型Miller编码的生成过程为：

1)当前输入信号与寄存单元寄存的上一个etu的输入信号都为逻辑“0”时，信号e记为逻辑“1”；否则，信号e记为逻辑“0”；

2)计数器的计数值从0到63时，对应分频信号a的高电平；计数器计数值从64到127时，对应分频信号a的低电平；

3)当信号a为高电平时，若信号e为逻辑“1”，则证明当前输入数据及上一个etu的输入数据都为逻辑“0”，则将凹槽信号f作为输出编码信号g，否则g为高电平；当信号a为低电平时，查看当前输入信号c，若为逻辑“1”，则将凹槽信号f作为输出编码信号g，若为逻辑“0”，则输出编码信号g为高电平，1个etu的信号分成两次进行判断，依次对应序列X、序列Y、序列Z。

4.根据权利要求2或3所述的改进型Miller编码的串行同步实现方法，其特征在于，系统时钟信号为13.56MHz；编码电路的通信速率以106KHz为例。

5.根据权利要求1所述的改进型Miller编码的串行同步实现方法，其特征在于，可根据输入数据的通信速率，调整计数器的位数，进而调整凹槽出现的周期；凹槽宽度可调；减小芯片面积，实现了芯片低功耗设计。