[发明专利]一种异质结电势控制绝缘栅双极型晶体管

说明书

本发明公开了一种异质结电势控制绝缘栅双极型晶体管，其特征在于：包括SOI衬底、漂移区、阳极区、阴极区和栅极区；所述SOI衬底包括衬底层、介质层和顶层硅；所述衬底层为P型或者N型掺杂的硅材料；所述介质层覆盖于衬底层之上，所述介质层为二氧化硅材料；所述顶层硅覆盖于介质层之上，所述顶层硅为P型或者N型掺杂的硅材料；一种异质结电势控制绝缘栅双极晶体管的导电功能区在顶层硅中形成；所述漂移区贴附于介质层的上方，所述漂移区由N基区构成；所述阳极区和阴极区分别位于N基区的两侧；所述阳极区包括硅/锗硅异质结。所述阳极区还包括电势控制结构；所述阴极区包括硅/锗硅异质结；所述栅极区贴附于阴极区上方。

技术领域

本发明涉及半导体电力电子器件技术领域中的电导调制型高压功率器件，具体是一种异质结电势控制绝缘栅双极型晶体管。

背景技术

绝缘栅双极型晶体管(IGBT：Insulated Gate Bipolar Transistor)是现代电力电子装备中的一种主流元器件。以绝缘体上硅(SOI：Silicon On Insulator)为衬底材料制作的IGBT通常为横向结构，简称SOI基LIGBT，尤其是薄硅层SOI基LIGBT，是SOI高压集成电路的一个关键组成部分，具有易于与其它功能器件集成的优点。

从器件结构和工作机理上，IGBT器件最重要的特性是MOS栅极控制的PNPN四层结构和漂移区电导调制效应。正向导通时，漂移区存在大量的非平衡电子空穴对，导电特性满足双极传输理论，因此，导通电阻和正向压降显著降低，电流容量大。但同时非平衡电子空穴对在漂移区的存储导致其开关速度明显减慢，关断过程出现长的“拖尾”现象。这直接限制了该器件的工作频率和增大了其开关损耗。

目前，各种提高IGBT开关速度的有效技术被不断提出，使得IGBT的关断速度从几μs下降到百ns量级。然而，与依靠单级载流子导电的MOS器件相比，IGBT的开关功耗仍然较大。

在具体应用中，大电流失效常常是IGBT器件可靠性的重要影响因素。静态或者瞬态的大电流容易引起PNPN四层结构的正反馈，产生闩锁效应(Latchup)，使MOS栅极失去控制作用，导致器件失效。这直接限制了该器件的大电流可靠性。

在IGBT发展的初期阶段，闩锁效应是一个热门课题，吸引了大量研究工作者，并很快找到了较好的解决方法，闩锁效应在IGBT的静态工作区内得到了有效抑制。

但在实际工作电路中，大部分的过热、过流、过压、瞬态大电流大电压引起的失效，从器件工作机理上看，大电流导致的闩锁效应仍然是其典型的失效机制。

因此，优化导通功耗和关断功耗之间的约束关系、提高大电流可靠性，成为众多企业和学者一直关注，而迄今尚待更好解决的基本问题。

发明内容

本发明的目的是解决现有技术中存在的问题，优化导通功耗和关断功耗之间的约束关系、提高大电流可靠性，提供一种异质结电势控制绝缘栅双极型晶体管。

为实现本发明目的而采用的技术方案是这样的，一种异质结电势控制绝缘栅双极型晶体管，其特征在于：包括SOI衬底、漂移区、阳极区、阴极区和栅极区。

所述SOI衬底包括衬底层、介质层和顶层硅。

所述衬底层为P型或者N型掺杂的硅材料。

所述介质层覆盖于衬底层之上，所述介质层为二氧化硅材料。

所述顶层硅覆盖于介质层之上，所述顶层硅为P型或者N型掺杂的硅材料。

一种异质结电势控制绝缘栅双极晶体管的导电功能区在顶层硅中形成。

所述漂移区贴附于介质层的上方，所述漂移区由N基区构成。

所述阳极区和阴极区分别位于N基区的两侧。