[发明专利]半导体元件及其制作方法

权利要求书

1.一种制作半导体元件的方法，其特征在于，该方法包含：

形成一第一凹槽以及一第二凹槽于一基底内；

形成一衬垫层于该第一凹槽以及该第二凹槽内；

形成一第一图案化掩模于该基底上并覆盖该第二凹槽；

去除该第一凹槽内的该衬垫层；

去除该第一图案化掩模；以及

形成一绝缘层于该第一凹槽以及该第二凹槽内，以形成一陷捕隔离结构于该第一凹槽内以及一深沟槽隔离结构于该第二凹槽内，其中该绝缘层与在该第一凹槽中暴露的该基底直接接触。

2.如权利要求1所述的方法，另包含：

形成一掩模层于该基底上；以及

去除部分该掩模层以及部分该基底以形成一第二图案化掩模于该基底上以及该第一凹槽及该第二凹槽于该基底内。

3.如权利要求2所述的方法，其中该掩模层包含：

第一掩模层，设于该基底上；以及

第二掩模层，设于该第一掩模层上。

4.如权利要求3所述的方法，其中该第一掩模层包含氧化硅以及该第二掩模层包含氮化硅。

5.如权利要求1所述的方法，另包含进行一氧化制作工艺氧化该第一凹槽以及该第二凹槽的侧壁以形成该衬垫层。

6.如权利要求5所述的方法，其中该衬垫层包含氧化硅。

7.如权利要求2所述的方法，还包含：

形成该第一图案化掩模于该第二图案化掩模上；以及

利用该第一图案化掩模为掩模去除该第一凹槽内的该衬垫层。

8.如权利要求1所述的方法，还包含：

在去除该第一图案化掩模后形成该绝缘层于该第一凹槽以及该第二凹槽内；以及

进行一平坦化制作工艺去除部分该绝缘层以形成该陷捕隔离结构以及该深沟槽隔离结构。

9.如权利要求1所述的方法，其中该绝缘层包含无掺杂多晶硅或氮化硅。

10.如权利要求1所述的方法，还包含形成一第一气孔于该陷捕隔离结构内以及一第二气孔于该深沟槽隔离结构内。

11.如权利要求1所述的方法，其中该第一凹槽以及该第二凹槽包含相同深度。

12.如权利要求1所述的方法，其中该第一凹槽以及该第二凹槽包含不同深度。

13.一种半导体元件，其特征在于，包含：

金属氧化物半导体晶体管，设于一基底上；

深沟槽隔离结构，设于该基底内并环绕该金属氧化物半导体晶体管，其中该深沟槽隔离结构包含衬垫层及绝缘层，该绝缘层设置于该衬垫层上；以及

陷捕隔离结构，设于该基底内并环绕该深沟槽隔离结构，其中该陷捕隔离结构包括绝缘层，该陷捕隔离结构的该绝缘层与位于该陷捕隔离结构下方的该基底直接接触。

14.如权利要求13所述的半导体元件，其中该深沟槽隔离结构包含：

衬垫层，设于该基底内；以及

绝缘层，设于该衬垫层上，其中该衬垫层上表面切齐该绝缘层上表面。

15.如权利要求14所述的半导体元件，其中该衬垫层为U型。

16.如权利要求14所述的半导体元件，其中该衬垫层包含氧化硅且该绝缘层包含无掺杂多晶硅或氮化硅。

17.如权利要求13所述的半导体元件，其中该陷捕隔离结构包含无掺杂多晶硅或氮化硅。

18.如权利要求13所述的半导体元件，另包含第一气孔，设于该陷捕隔离结构内；以及第二气孔，设于该深沟槽隔离结构内。