[发明专利]Flash读取电路和读取方法

权利要求书

1.一种Flash读取电路，其特征在于，所述Flash读取电路包括：AHB主模块、Flash接口单元、锁存单元；

所述AHB主模块与所述Flash接口单元电性连接；

所述Flash接口单元与所述锁存单元电性连接，所述锁存单元与所述AHB主模块连接；

所述Flash接口单元用于将从Flash中读取到的数据锁存至所述锁存单元，并将所述锁存单元中的数据输出至所述AHB主模块；

AHB主模块包括触发器组，该触发器组为AHB主模块产生AHB总线访问地址和请求的最后一级触发器，也是AHB接收总线数据的第一级触发器；AHB主模块中设置有组合逻辑1和组合逻辑3，组合逻辑1为多个AHB主模块仲裁后需要的master矩阵；组合逻辑3为AHB master矩阵；Flash接口单元中设置有组合逻辑2，组合逻辑2是指地址到达Flash之前，多组AHB总线的读写预取地址仲裁。

2.根据权利要求1所述的Flash读取电路，其特征在于，所述锁存单元包括至少一个锁存器。

3.一种Flash读取方法，其特征在于，用于如权利要求1或2所述的Flash读取电路中，所述方法包括：

通过AHB主模块发出数据读取请求；

在Flash接口单元从Flash中读取到数据之后，存储所述数据至锁存单元；

所述Flash接口单元根据读取地址读取所述锁存单元中的数据至所述AHB主模块；

所述在Flash接口单元从Flash中读取到数据之后，存储所述数据至锁存单元，包括：在所述Flash接口单元读取到所述数据之后，所述Flash接口单元在地址使能信号AE的高电平时存储所述数据至所述锁存单元；

所述Flash接口单元在时钟周期的第一个时钟下降沿时，根据仲裁结果生成所述AE信号；

所述Flash接口单元在地址使能信号AE的高电平时存储所述数据至所述锁存单元，包括：在生成所述AE信号之后，在所述AE信号的上升沿达到预设时间之后，所述Flash接口单元在所述AE信号的高电平时存储所述数据至所述锁存单元，所述预设时间为所述AE信号到达所述Flash接口单元的延迟的总和，以及，数据读取时间的和。

4.根据权利要求3所述的方法，其特征在于，所述Flash接口单元根据读取地址读取所述锁存单元中的数据至所述AHB主模块，包括：

所述Flash接口单元输出所述数据至所述AHB主模块；

所述AHB主模块对所述数据进行处理，得到处理后的所述数据。

5.根据权利要求4所述的方法，其特征在于，

所述AHB主模块在时钟周期的第三个时钟的上升沿处得到处理后的所述数据。

6.根据权利要求3所述的方法，其特征在于，所述Flash接口单元根据读取地址读取所述锁存单元中的数据至所述AHB主模块之前，所述方法还包括：

所述Flash接口单元根据AHB总线地址以及所述数据读取请求，经过预取地址仲裁后，生成所述Flash的读取地址。