[发明专利]多通道参考时钟发生模块

权利要求书

1.多通道参考时钟发生模块，其特征在于：包括通过高速连接器连接的数字控制卡以及时钟板卡，数字控板卡包括通过总线接口连接的机框以及FPGA模块，FPGA模块与时钟板卡连接；

时钟板卡包括两路时钟参考信号，分别为内部参考时钟信号以及外部参考时钟信号；其中，内部参考时钟信号依次连接有第一功率分配模块以及时钟调理电路，从而输出10M的内部参考时钟；外部参考时钟信号依次连接有参考时钟选择模块、DDS频率合成模块、第二功率分配模块以及时钟调理电路；

所述的DDS频率合成模块包括依次连接的锁相环、压控晶振VCXO以及第一一分二功率分配器（2），所述第一一分二功率分配器（2）输出端一端与第二功率分配模块连接，另一端通过DDS与锁相环连接；

所述的第二功率分配模块包括第二一分二功率分配器（3）、第一一分三功率分配器（4）以及第二一分三功率分配器（5），其中，第二一分二功率分配器（3）的输入端与第一一分二功率分配器（2）输出端连接；两个第一一分三功率分配器（4）以及第二一分三功率分配器（5）的输入端分别连接第二一分二功率分配器（3）的输出端，第一一分三功率分配器（4）以及第二一分三功率分配器（5）的输出端均连接有第二时钟调理电路，从而输出6路时钟信号，分别为5路100M时钟信号以及1路10M时钟信号。

2.根据权利要求1所述的多通道参考时钟发生模块，其特征在于：所述的时钟调理模块包括依次连接的低噪声放大器（7）、低通滤波器（8）以及衰减器（9）。

3.根据权利要求2所述的多通道参考时钟发生模块，其特征在于：所述的输出1路10M时钟信号的时钟调理模块之前还设有分频器（6）。

4.根据权利要求3所述的多通道参考时钟发生模块，其特征在于：所述的衰减器（9）为π型衰减器（9），所述的低通滤波器（8）为椭圆函数滤波器。

5.根据权利要求4所述的多通道参考时钟发生模块，其特征在于：所述的第一功率分配模块包括第三一分二功率分配器（1）以及第二衰减器（11）；所述第三一分二功率分配器（1）的输出端一端与第二衰减器（11）连接，另一端与参考时钟选择模块连接。

6.根据权利要求5所述的多通道参考时钟发生模块，其特征在于：所述的参考时钟包括射频开关，所述的射频开关一端连接外部参考时钟，另一端与第三一分二功率分配器（1）的输出端连接；所述的外部参考时钟还连接有限幅器（10）。

7.根据权利要求6所述的多通道参考时钟发生模块，其特征在于：还包括时钟开关电路，所述的时钟开关电路包括供电输入端、供电输出端以及连接在供电输入端以及供电输出端之间的开关控制电路，其中包括MOS管，还包括控制信号线上串接的电阻以及NPN型三极管，所述的NPN型三极管与供电输入端之间还分别并联有电阻以及电容。