[发明专利]具有双倍间距的布局图形及其形成方法

说明书

本发明提供一种具有双倍间距的布局图形及其形成方法，布局图形包括半导体基底及形成于半导体基底上的复数个图形。图形包括第一、第二分支图形，第一分支图形包括第一主体结构及第一转折结构，第二分支图形包括第二主体结构及第二转折结构。第一主体结构与第二主体结构之间具有第一间距，相邻图形的相邻主体结构之间具有第二间距。其中，第一主体结构的第一端部与第一转折结构连接，第二主体结构的第二端部与第二转折结构连接，以调整相邻分支图形端部之间的间距在第一间距和第二间距之间。通过本发明解决了现有技术中因相邻分支图形间距过小，容易出现金属栓与相邻分支图形电性接触或对金属栓进行一定量的偏移时，降低金属栓导电性能的问题。

技术领域

本发明涉及一种半导体制造领域，特别是涉及一种具有双倍间距的布局图形及其形成方法。

背景技术

目前，许多因素，如对增加的便携性、计算能力、存储器容量及能量效率的需求等，正在不断地使集成电路更密集。正在不断地减小形成集成电路的构成特征(例如，电装置及互连线)的大小以促进其按比例缩放。

为了使得集成电路更加密集来增加便携性、计算能力和存储容量的特性，正在不断的使集成电路更加密集，通过减小构成存储器单元电装置的大小及存储单元的导电线的大小，可使存储器装置变小，另外，可通过在存储器装置中的给定区域上装配更多的存储器单元来增加存储容量。

然而，特征大小的不断减小对用于形成所述特征的技术提出越来越高的要求，当相邻导电线的间距不断减小时，会影响后续形成的金属栓的导电性能；具体如图1和图2所示，当同一图形50中相邻第一分支图形500和第二分支图形501的间距不断减小时，或当一图形50中第二分支图形501与其相邻的另一图形50中的第一分支图形500的间距不断减小时，为了避免金属栓与相邻图形分支的电性接触，在形成金属栓时，会使金属栓相对于分支图形产生一定量的偏移；此种做法虽然避免了金属栓与相邻分支图形的电性接触，但由于金属栓的偏移，降低了金属栓的导电性能。

鉴于此，有必要设计一种新的具有双倍间距的布局图形及其形成方法用以解决上述技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有双倍间距的布局图形及其形成方法，用于解决现有技术中因相邻分支图形间距过小，容易出现金属栓与相邻分支图形电性接触的问题，或为了避免金属栓与相邻分支图形电性接触，于分支图形上形成金属栓时会对金属栓进行一定量的偏移，从而降低金属栓导电性能的问题。

为实现上述目的及其他相关目的，本发明提供一种具有双倍间距的布局图形，所述布局图形包括：

半导体基底；以及

形成于所述半导体基底上的复数个图形，所述图形具有第一侧和第二侧，所述图形包括第一分支图形和第二分支图形，其中，所述第一分支图形包括第一主体结构及第一转折结构，所述第二分支图形包括第二主体结构及第二转折结构，所述第一主体结构与所述第二主体结构之间具有第一间距，相邻所述图形的相邻主体结构之间具有第二间距，所述第一间距和所述第二间距为不相同；其中，所述第一主体结构的第一端部与所述第一转折结构连接，所述第二主体结构的第二端部与所述第二转折结构连接，以调整相邻分支图形端部之间的间距在所述第一间距和所述第二间距之间。

优选地，所述第一分支图形还包括与所述第一主体结构的第二端部连接的第二转折结构；所述第二分支图形还包括与所述第二主体结构的第一端部连接的第一转折结构。

优选地，所述第一分支图形的所述第一转折结构包括：与所述第一主体结构的第一端部连接的第一转折部，及与所述第一转折部连接的第一延伸部，其中，所述第一转折部沿所述第一侧具有正投影；所述第二分支图形的所述第二转折结构包括：与所述第二主体结构的第二端部连接的第二转折部，及与所述第二转折部连接的第二延伸部，其中，所述第二转折部沿所述第二侧具有正投影。