[发明专利]一种双向静电放电保护器件

说明书

本发明提供一种双向静电放电保护器件，所述双向静电放电保护器件包括第一类型掺杂区、第一第二类型掺杂区、第二第二类型掺杂区、以及第一二极管和第二二极管，其中，所述第一类型掺杂区为形成于所述第一第二类型掺杂区和所述第二第二类型掺杂区外侧的环状结构，所述第一二极管的负极连接所述第一类型掺杂区，所述第一二极管的正极与所述第一第二类型掺杂区共同连接第一端口，所述第二二极管的负极连接所述第一类型掺杂区，所述第二二极管的正极与所述第二第二类型掺杂区共同连接第二端口。本发明提供的双向静电放电保护器件，能节省版图面积，触发电压低，保护效果好，并且结构灵活，可以实现不同电压下的保护。

技术领域

本发明涉及半导体设计与制造工艺，具体而言涉及一种双向静电放电保护器件。

背景技术

随着集成电路制造工艺水平进入集成电路线宽的深亚微米时代，CMOS工艺特征尺寸不断缩小，晶体管对于高电压和大电流的承受能力不断降低，深亚微米CMOS集成电路更容易遭受到静电冲击而失效，从而造成产品的可靠性下降。

静电放电(Electrostatic Discharge，ESD)是集成电路器件或芯片在制造、生产、组装、测试及运送等过程中产生的一种常见现象。静电放电时会在短时间内产生的大电流，对集成电路产生致命的损伤，是集成电路生产应用中造成失效的重要问题。例如，对于发生在人体上的静电放电现象(HBM)，通常发生在几百个纳秒内，最大的电流峰值可能达到几个安培，其它模式静电放电发生的时间更短，电流也更大。如此大的电流在短时间内通过集成电路，产生的功耗会严重超过其所能承受的最大值，从而对集成电路产生严重的物理损伤并导致其最终失效。

为了解决该问题，在实际应用中主要从环境和电路本身两方面来解决。环境方面，主要是减少静电的产生和及时消除静电，例如，应用不易产生静电的材料、增加环境湿度、操作人员和设备接地等。电路方面，主要是增加集成电路本身的静电放电耐受能力，例如增加额外的静电放电保护器件或者电路来保护集成电路内部电路不被静电放电损害，这就增加了器件面积，不利于电路集成度的提高。此外，目前的静电放电保护器件存在不容易控制的问题，容易发生闩锁效应(latchup)，容易导致电路不稳定。还存在引入导通电阻大，保护内部电路效果不理想等问题。

因此，目前的静电放电保护器件的结构亟待改进。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在的至少一个问题，提供了一种双向静电放电保护器件，所述双向静电放电保护器件包括第一类型掺杂区、第一第二类型掺杂区、第二第二类型掺杂区、以及第一二极管和第二二极管，其中，所述第一类型掺杂区为形成于所述第一第二类型掺杂区和所述第二第二类型掺杂区外侧的环状结构，所述第一二极管的负极连接所述第一类型掺杂区，所述第一二极管的正极与所述第一第二类型掺杂区共同连接第一端口，所述第二二极管的负极连接所述第一类型掺杂区，所述第二二极管的正极与所述第二第二类型掺杂区共同连接第二端口。

示例性地，所述第一类型掺杂区、所述第一第二类型掺杂区和所述第二第二类型掺杂区共同构成一个双极型晶体管或两个以上相互并联的双极型晶体管。

示例性地，所述第一第二类型掺杂区和所述第二第二类型掺杂区在所述第一类型掺杂区内部交替排列。

示例性地，所述第一第二类型掺杂区和所述第二第二类型掺杂区均为长条状。

示例性地，所述第一类型掺杂区为重掺杂。

示例性地，所述第一第二类型掺杂区和所述第二第二类型掺杂区为重掺杂。